第1章 EDA技術(shù)概述

知識點(diǎn)：
1.1 EDA技術(shù)及其發(fā)展
名稱概念：
EDA：Electronic Design Automation，即電子設(shè)計(jì)自動(dòng)化，是指是以計(jì)算機(jī)為平臺，使用通用軟件包，開展電子電路設(shè)計(jì)、電子電路仿真、PCB設(shè)計(jì)，CPLD/FPGA設(shè)計(jì)，IC設(shè)計(jì)等工作。
ASIC：Application Specific Integrated Circuit ，專用集成電路，指具有專門功能的集成電路，通常也可以被稱為IC、芯片。
SOC/SOPC：分別是和System On a Chip ，單片電子系統(tǒng)， 以及System On a Programmable Chip ，單片可編程系統(tǒng)。
FPGA：Field Programmable Gate Array ，現(xiàn)場可編程門陣列。
CPLD：Complex Programmable Logic Device ，復(fù)雜可編程邏輯器件。
HDL：Hardware Description Language ，硬件描述語言。
IP：Intellectual Property ，指的是EDA中的一些知識產(chǎn)權(quán)核及知識產(chǎn)權(quán)模塊。
EDA技術(shù)的三個(gè)發(fā)展階段：20世紀(jì)70年代（CAD階段）、80年代（CAE階段）、90（EDA階段）。

1.2 EDA技術(shù)實(shí)現(xiàn)目標(biāo)
名稱概念：
EDA技術(shù)的實(shí)現(xiàn)目標(biāo)：電子系統(tǒng)設(shè)計(jì)，具體包括ASIC設(shè)計(jì)和PCB設(shè)計(jì)兩部分。（P3 圖1-1）
ASIC設(shè)計(jì)方法的分類：全定制法、半定制法、可編程器件法。

1.3 硬件描述語言
名稱概念：
目前常用的HDL主要有：VHDL、Verilog HDL、System Verilog和System C 。

1.4 HDL綜合
名稱概念：
綜合（Synthesis）：將用行為和功能層次表述的電子系統(tǒng)轉(zhuǎn)換為低層次的便于具體實(shí)現(xiàn)的模塊，進(jìn)行組合裝配的過程。
EDA平臺中的綜合器的功能：把HDL語言轉(zhuǎn)變?yōu)閷?shí)際電路配置網(wǎng)表文件。
綜合器與計(jì)算機(jī)軟件語言中的編譯器的不同：首先，綜合器產(chǎn)生的是電路結(jié)構(gòu)，是硬件，編譯器產(chǎn)生的是CPU機(jī)器代碼，屬于軟件；其次，綜合器的工作環(huán)境比編譯器更為復(fù)雜。

1.5 自頂向下的設(shè)計(jì)技術(shù)
名稱概念：
自頂向下的設(shè)計(jì)流程：P9 圖1-4 ，結(jié)合Quartus II設(shè)計(jì)的操作步驟進(jìn)行記憶。

1.6 EDA技術(shù)的優(yōu)勢
名稱概念：
EDA技術(shù)最大的優(yōu)勢：能將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計(jì)方案中。

1.7 EDA設(shè)計(jì)流程
名稱概念：
EDA設(shè)計(jì)流程：P12 圖1-5，結(jié)合Quartus II設(shè)計(jì)的操作步驟進(jìn)行記憶。
仿真在EDA中的涵義及作用：是對系統(tǒng)的設(shè)計(jì)方案進(jìn)行測試的一個(gè)過程。仿真通過設(shè)定輸入信號，觀察輸出信號的方式，考察系統(tǒng)功能是否完整。
仿真可以分為時(shí)序仿真與功能仿真，它們的區(qū)別是：1、時(shí)序仿真考慮了信號在系統(tǒng)中傳輸?shù)难舆t；2、功能仿真則不考慮延遲。

1.8 ASIC及其設(shè)計(jì)流程
名稱概念：
ASIC設(shè)計(jì)流程：P17 圖1-8 。

1.9 常用EDA工具
名稱概念：
EDA工具分為五類：設(shè)計(jì)輸入編輯器、HDL綜合器、仿真器、適配器（布局布線器或結(jié)構(gòu)綜合器）、下載器。

1.10 Quartus II概述
名稱概念：
Quartus II的設(shè)計(jì)流程：P22 圖1-9，結(jié)合Quartus II設(shè)計(jì)的操作步驟進(jìn)行記憶。

1.11 IP核
名稱概念：
IP可以分為：軟IP、固IP和硬IP（也稱為軟核、固核、硬核）。
軟IP產(chǎn)品通常是：RTL級的HDL代碼。
固IP產(chǎn)品通常是：完成綜合后的網(wǎng)表(netlist)文件。
硬IP產(chǎn)品通常是：版圖掩膜（即芯片中的硬件模塊）。
各類IP核的設(shè)計(jì)深度：硬IP>固IP>軟IP。
各類IP核使用的靈活性：軟IP >固IP>硬IP。

1.12 EDA技術(shù)的發(fā)展趨勢管窺
名稱概念：
EDA技術(shù)的發(fā)展趨勢是：1、集成電路的規(guī)模和工藝水平不斷提高；2、可編程邏輯器件開始進(jìn)入傳統(tǒng)的ASIC市場；3、EDA工具與IP核應(yīng)用更為廣泛；4、EDA工具的智能化和自動(dòng)化程度不斷提高。

總結(jié)

以上是生活随笔為你收集整理的[EDA] 第1章 EDA技术概述-潘松版的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。