2.2 簡單PLD結構原理

知識點：
2.1 PLD概述
名稱概念：
PLD：Programmable Logic Device，可編程器件
PLD的分類：1、按集成度分，可分為簡單PLD和復雜PLD；2、按器件結構分類，可分為 “乘積項結構器件”和“基于查找表結構的器件”；3、按編程工藝分，可分為熔絲(Fuse)型、反熔絲(Antifuse)型、EPROM型、EEPROM型、SRAM型、Flash型。（P28 圖2-2）

2.2 簡單PLD結構原理
名稱概念：
邏輯元件符號、與或陣列的表示方法：P30。
PROM、PLA、PAL、GAL器件在結構上的區別：1、PROM與陣列固定，或陣列可編程，采用全譯碼的方式產生所有最小乘積項；2、PLA與陣列、或陣列都可編程，未采取全譯碼的方式，只產生需要的最小乘積項；3、PAL與陣列可編程，或陣列固定，采取反饋和互連的方式獲得更多的乘積項；4、GAL結構與PAL相似，但I/O口方面比PAL有所改進，采用了輸出邏輯宏單元（OLMC）。
OLMC的作用：可以通過編程對其進行配置，以實現引腳不同的功能。

操作技術：
用4*2PROM實現兩個一位二進制數的加法邏輯：P31。

2.3 CPLD的結構原理
名稱概念：
CPLD（以MAX3000A為例）主要由3個部分組成，分別是：1、LAB（Logic Array Block，邏輯陣列塊）；2、PIA（Programmable Interconnect Array，可編程連線陣列）；3、I/O控制模塊（I/O Control & Pins或I/O Control Block）。（P37 圖2-27）
CPLD（以MAX3000A為例）的邏輯資源來源于LAB，LAB由LMC（Logic Macro Cell，邏輯宏單元）組成。

2.4 FPGA的結構原理
名稱概念：
FPGA是基于查找表（LUT，Look Up Table）的原理。
FPGA（以Cyclone III為例）的組成部分主要有：1、LAB（Logic Array Block，邏輯陣列塊）；2、嵌入式存儲器塊；3、嵌入式硬件乘法器；4、I/O單元；5、嵌入式PLL模塊；6、豐富的互連線和時鐘網絡。
FPGA（以Cyclone III為例）的邏輯資源來源于LAB，LAB由LE（Logic Element，邏輯單元）組成。
FPGA（以Cyclone III為例）中LE的組成部分主要有：1、查找表（LUT）；2、進位鏈邏輯；3、寄存器鏈邏輯；4、可編程寄存器。（P40 圖2-32）
寄存器打包的概念：在一個LE中，可以實現LUT和寄存器的輸出的單獨控制，也就是說， LUT驅動一個輸出，寄存器驅動另一個輸出。
寄存器打包的作用：在一個LE中的寄存器和LUT能夠完成不相關的功能，提高LE的資源利用率。
FPGA（以Cyclone III為例）中LAB的互連線包括：行互連、列互連、直接通路互連、局部互連。（P42 圖2-35）

2.5 硬件測試
名稱概念：
JTAG邊界掃描測試技術是一種硬件測試技術。

2.6 PLD產品概述
名稱概念：各廠家推出的產品類型，了解即可。

2.7 CPLD/FPGA的編程與配置
名稱概念：
把程序下載到CPLD、FPGA的這一過程，對于CPLD被稱為：編程，對于FPGA被稱為：配置。
ISP（In-System Programmability，在系統編程）是CPLD的一項技術與特性。
ICR（In-Circuit Reconfigurability，在線可重配置）是FPGA的一項技術與特性。
FPGA器件的配置：1、使用SRAM編程工藝的FPGA在掉電后，配置信息丟失，功能就失去了。因此，FPGA在上電時，要對其進行配置。2、主要有兩類配置方式：主動配置方式和被動配置方式。3、主動配置由FPGA器件自己引導配置過程完成配置；被動方式由計算機或外部控制器控制配置過程。
FPGA（以Cyclone III為例）的配置模式主要有：AS（主動串行）、AP（主動并行）、PS（被動串行）、PP（被動并行）。
FPGA的配置方式主要有：專用配置器件配置、單片機配置、CPLD配置。

總結

以上是生活随笔為你收集整理的[EDA] 2.2 简单PLD结构原理-潘松版的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。