先設(shè)計(jì)好層疊結(jié)構(gòu)，然后再根據(jù)層疊結(jié)構(gòu)通過SI9000軟件來計(jì)算達(dá)到阻抗匹配所需要的線寬和線距。在PCB設(shè)計(jì)過程中，高速信號線、差分信號線都需要控制阻抗，一般情況下，單端控制50ohm，差分控制100ohm，USB的差分信號控制90ohm
一、阻抗相關(guān)知識
1、基礎(chǔ)知識
阻抗，全稱“特性阻抗”“特征阻抗”，不是直流電阻，是一個(gè)復(fù)數(shù)，是一個(gè)長線傳輸中的概念，盡管單位是ohm。
在高頻范圍內(nèi)，信號傳輸過程中，信號沿到達(dá)的地方，信號線和參考平面（電源
或地平面）間由于電場的建立，會(huì)產(chǎn)生一個(gè)瞬間電流，如果傳輸線是各向同性的，
那么只要信號在傳輸，就始終存在一個(gè)電流 I，而如果信號的輸出電平為 V，在
信號傳輸過程中，傳輸線就會(huì)等效成一個(gè)電阻，大小為 V/I，把這個(gè)等效的電阻
稱為傳輸線的特性阻抗 Z。
信號在傳輸?shù)倪^程中，如果傳輸路徑上的特性阻抗發(fā)生變化，信號就會(huì)在阻抗不連續(xù)的結(jié)點(diǎn)產(chǎn)生反射。–所以一定要考慮阻抗的連續(xù)性
影響特性阻抗的因素有：介電常數(shù)、介質(zhì)厚度、線寬、線距（只有在差分情況線才會(huì)影響，而單端時(shí)候并不會(huì)影響走線阻抗）、銅箔厚度
2、控制阻抗的目的
信號傳輸速度提高、高頻電路的應(yīng)用
如果走線上阻抗不連續(xù)，會(huì)導(dǎo)致信號出現(xiàn)發(fā)射的情況，導(dǎo)致信號完整度下降，增大傳輸損耗。
設(shè)計(jì)PCB過程中，一定要匹配好阻抗，保證走線上阻抗連續(xù)，信號保持完整（意思是：信號要有完整的參考平面，而不是跨分割）
當(dāng)信號速度達(dá)到幾百兆或GHz時(shí)候，必須要進(jìn)行阻抗匹配
阻抗匹配的目的主要在于傳輸線上所有高頻的微波信號皆能到達(dá)負(fù)載點(diǎn)，不會(huì)有信號反射回源點(diǎn)。
3、計(jì)算阻抗所需要的條件
板厚、層數(shù)—設(shè)計(jì)的層疊結(jié)構(gòu)
基板材料（一般采用的是Fr4的板材）
表面工藝
所需要達(dá)到的阻抗值
阻抗公差（一般允許）
銅厚
4、影響阻抗的因素
介電常數(shù)、介質(zhì)厚度、銅厚、線寬、線距（只有在差分情況線才會(huì)影響，而單端時(shí)候并不會(huì)影響走線阻抗）、阻焊厚度（一般取的是綠釉的厚度，加上之后阻抗會(huì)偏小一點(diǎn)，但影響不是很大）
一般，介質(zhì)厚度、線距越大阻抗值越大；介電常數(shù)、銅厚、線寬、阻焊厚
度越大阻抗值越小。
二、層壓計(jì)算
1、常見走線模型：
微帶線（單端、差分）

帶狀線

2、參數(shù)含義

一般取，下線寬W1=W+0.5mil，上線寬W2=W-0.5mil
3、阻抗計(jì)算常用參數(shù)
常用FR4半固化片參數(shù)（半固化片 PP片 pre-pregnant）

芯板參數(shù)

注意：多種固化片的介電常數(shù)取算術(shù)平均值；
板厚根據(jù)具體實(shí)測值，而不是表格
層疊厚度以及層間介質(zhì)層厚度根據(jù)實(shí)際測量值以及線路分布律來計(jì)算，而不是表格
4、6層板層壓實(shí)際厚度計(jì)算方法
層壓板厚=內(nèi)外層的銅厚+PP 片的厚度+芯板的厚度
（1）銅厚

上表一般由工廠提供（0.5盎司oz-18um；1盎司-35um；1.5盎司-70um）
（2）PP片厚度

單面填膠

雙面填膠

5、6層板層壓實(shí)際厚度計(jì)算實(shí)例

注意：1mm=39.37mil
PCB 的敷銅厚度常常用盎司做單位，它與英寸和毫米的轉(zhuǎn)換關(guān)系如下：
1 盎司（oz） = 0.0014 英寸 = 0.0356 毫米（mm）
2 盎司（oz） = 0.0028 英寸 = 0.0712 毫米（mm）
盎司是重量單位，之所以可以轉(zhuǎn)化為毫米是因?yàn)镻CB的敷銅厚度是盎司/平方英寸"

三、阻抗計(jì)算

3.1 表層單端50ohm走線
模型選擇

對應(yīng)層疊結(jié)構(gòu)（L1層）

H1=4.23mil
Er1=3.95
W=6.5mil
W1=7mil
W2=6mil
T1=2.2mil

計(jì)算出電阻為52.08ohm
根據(jù)表層阻抗公式
表層阻抗=52.08ohm*0.9+3.2=50.072om
介質(zhì)厚度、線距越大阻抗值越大；介電常數(shù)、銅厚、線寬、阻焊厚度越大阻抗值越小。
3.2內(nèi)層單端50ohm走線
模型選擇

對應(yīng)層疊結(jié)構(gòu)（L3層）

H1=4.59mil
Er1=3.65
H2=20.08mil
Er2=4.1
W=5.5mil
W1=6mil
W2=5mil
T1=1.25mil

計(jì)算出電阻為50.12ohm
根據(jù)內(nèi)層阻抗公式 就為50.12ohm
3.3表層差分100ohm走線
模型選擇

層疊結(jié)構(gòu)（L1層）

H1=4.23mil
Er1=3.95
W=4.5mil
W1=5mil
W2=4mil
S1=7.3mil
T1=2.2mil

計(jì)算出電阻為107.69ohm
根據(jù)表層阻抗公式
表層阻抗=107.69ohm*0.9+3.2=100.121ohm
3.4內(nèi)層差分100ohm走線
模型選擇

層疊結(jié)構(gòu)（L3層）

H1=4.59mil
Er1=3.65
H2=20.08mil
Er2=4.1
W=3.5mil
W1=4mil
W2=3mil
S1=6.5mil
T1=1.25mil

計(jì)算出電阻為100.48ohm
根據(jù)內(nèi)層阻抗公式 就為100.48ohm
3.5表層單端75ohm走線，隔層參考內(nèi)層走線
有時(shí)天線的設(shè)置要做粗一點(diǎn)，如果參考第二層走線大概1個(gè)mil、2個(gè)mil比較細(xì)，為了抗干擾走粗一點(diǎn)，就必須把介質(zhì)厚度加大， 而介質(zhì)厚度越大阻抗越大，為保證阻抗匹配，則需要通過增大線寬來減小阻抗實(shí)現(xiàn)匹配
模型選擇

對應(yīng)層疊結(jié)構(gòu)

H1=20.08mil
Er1=4.1
H2=4.23mil
Er2=3.95
W=17.9mil
W1=18.4mil
W2=17.4mil
T1=2.2mil

計(jì)算出電阻為79.79ohm
根據(jù)表層阻抗公式
表層阻抗=79.79ohm*0.9+3.2=75.011ohm
3.6表層單端50ohm共面阻抗
關(guān)于共面阻抗：
http://m.elecfans.com/article/803161.html
http://www.360doc.com/content/18/0825/02/53001919_781002454.shtml
微帶線和共面波導(dǎo)很相似，唯一的區(qū)別是在傳輸信號的主線周圍是否存在“地”；
共面波導(dǎo)嚴(yán)格上說也是一種傳輸線，它與微帶線有著非常相似的結(jié)構(gòu)，而且因?yàn)楣裁娌▽?dǎo)傳輸線比微帶線周圍多了“地”，所以說共面波導(dǎo)的抗干擾能力更好；
PCB設(shè)計(jì)好走線后，周圍鋪銅變成共面波導(dǎo)，阻抗特性會(huì)不同，對于共面波導(dǎo)來說，參數(shù)D1（微帶線與旁邊屏蔽線的距離）對阻抗影響很大。
參考層越厚，層間耦合越小，阻抗越大，為實(shí)現(xiàn)阻抗匹配，通過增大線寬來實(shí)現(xiàn)，但如果參考層很厚，需要阻抗匹配的走線線寬很寬是不合理的，這時(shí)可以設(shè)計(jì)共面阻抗來滿足“參考層厚，又要實(shí)現(xiàn)阻抗匹配”的情況；
簡單來說：在PCB板的介質(zhì)參數(shù)即板厚相同的情況下，相同線寬的共面波導(dǎo)的特性阻抗小于微帶線的特性阻抗；相反，相同阻抗的共面波導(dǎo)的線寬要遠(yuǎn)遠(yuǎn)小于微帶線的線寬
在進(jìn)行射頻PCB 設(shè)計(jì)時(shí)，當(dāng)要傳輸?shù)男盘柺褂梦鬏斁€時(shí)，如果使用多層板，此時(shí)布50 Ω 微帶線的話，可以在頂層(top) 布射頻線(傳輸線) ，然后把第二層定義成完整的地平面，這樣頂層和第二層之間的介質(zhì)厚度可以人為控制，做到很薄，而頂層的線不用很寬就可以滿足50 Ω 的特性阻抗( 在其他相同的情況下，布線越寬，特性阻抗越小) 。
但是，如果使用的是雙層板，情況就不一樣了。在雙層板情況下，為了保證電路板的強(qiáng)度，要選取較厚的電路板材( 至少不小于0.8 mm) ，這時(shí)，介質(zhì)厚度H 通常就會(huì)很大。此時(shí)，如果還使用微帶線來實(shí)現(xiàn)50 Ω 的特性阻抗，那么頂層的走線必須很寬。通常，在射頻微波頻段，這個(gè)線寬是很難被接受的，因?yàn)榇藭r(shí)各種元件的引腳都是很小的，另外如果電路板大小再有限制的話，走線具體實(shí)現(xiàn)起來更不容易。
模型選擇

對應(yīng)層疊結(jié)構(gòu)

H1=4.23mil
Er1=3.95
W=6.1mil
W1=6.6mil
W2=5.6mil
D1=8mil
T1=2.2mil

計(jì)算出電阻為52.02ohm
根據(jù)表層阻抗公式
表層阻抗=52.02ohm*0.9+3.2=50.018ohn
3.7表層差分100ohm共面波導(dǎo)
模型選擇

對應(yīng)層疊結(jié)構(gòu)

H1=4.23mil
Er1=3.95
W=4.5mil
W1=5mil
W2=4mil
S1=7.3mil
D1=8mil
T1=2.2mil

計(jì)算出電阻為108.15ohm
根據(jù)表層阻抗公式
表層阻抗=108.15ohm*0.9+3.2=100.535ohm

總結(jié)

以上是生活随笔為你收集整理的Polar SI9000-PCB阻抗计算的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。