一、添加管腳約束

Vivado 使用的約束文件格式為xsc文件，主要是完成管腳的約束，以及組的約束。

點擊“Open Elaborated Design”

在彈出的窗口點"OK"

菜單欄中選擇"Window->I/O Ports"

在彈出的I/O Ports中可看到管腳的分配情況

給LED和時鐘分配管腳、電平標準，完成后點擊保存

在彈出的窗口中，文件名自行填寫，文件類型默認“XDC”，點擊“OK”

打開剛生成的“.XDC”文件，可看到一個TCL腳本文件

PS:下面介紹以下最基本的XDC編寫的語法：
普通I/O口只需要約束引腳和電壓，管腳約束如下：

set_property PACKAGE_PIN "引腳編號" [get_ports "端口名稱"]

電平信號的約束如下：

set_property IOSTANDARD "電平標準" [get_ports "端口名稱"]

這里區分大小寫。端口名稱是數組的話，用{}括起來，端口名稱必須與源代碼中的名字一致，且端口名字不能和關鍵字一樣。
電平標準中的"LVXMOS33"后面的數字是指FPGA的BANK電壓，LED所在BANK電壓為3.3v

Vivado默認所有I/O分配正確的電平標準和管教編號

二、添加時序約束

通過向導的方式演示

點擊"Run Synthesis"開始綜合，在彈出的窗口點擊"OK"

綜合完成后，在彈出的窗口點擊"Cancle"

點擊"Constraints Wizard"

在彈出的窗口中選擇"Next"

時序約束向導分析出設計中的時鐘，這里把"sys_clk"頻率設置為50MHz，然后點擊"Skip to Finish"結束時序約束向導

點擊"Finish"

這時，“.XDC”文件已經更新，點擊"Reload"加載文件

三、生成BIT文件

點擊"Generate Bitstream",直接生成bit文件

在彈出的窗口中點"OK"

編譯中沒有任何錯誤，編譯完成。在彈出的對話框中選擇

總結

以上是生活随笔為你收集整理的Vivado初次使用教程的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。