微信公眾號更精彩

本項目基于Xilinx?Zynq-7000系列SoC高性能處理器，集成PS端雙核ARM Cortex-A9 + PL端Kintex-7架構28nm可編程邏輯資源；可pin to pin兼容XC7Z035/XC7Z045/XC7Z100-2FF900，主要區別為PL側邏輯資源不同，后續會針對該系列芯片進行詳細介紹，本項目開發以XC7Z045-2FF900為例進行開發。本次案例是基于小編多年開發經驗，結合現有主流技術開發的一款通用型標準3U插件板卡，VPX設計滿足VITA46.4標準，無知識產權糾紛。

???????? 系統框圖如下所示：

?本系列文章已更新主要內容如下：

Zynq7000硬件開發之總體硬件架構設計https://blog.csdn.net/bianyuanren92/article/details/119756486?spm=1001.2014.3001.5501

Zynq硬件開發之Xilinx官方技術手冊解讀（一）https://blog.csdn.net/bianyuanren92/article/details/119847273?spm=1001.2014.3001.5501

Zynq7000硬件開發之Xilinx官方技術手冊解讀（二）https://blog.csdn.net/bianyuanren92/article/details/119943287?spm=1001.2014.3001.5501

Zynq7000硬件開發之芯片供電電源功耗（電流）評估_硬件開發不完全攻略-CSDN博客案頭語：單板硬件的主控芯片集成度越來越高，多核處理器越來越多，一塊單板可能只需要1塊芯片就能滿足整體需求，一方面減少設計復雜度、另一面節省PCB面積成本，能同時掌握硬件原理設計以及PCB Layout設計逐漸成為主流，本系列文章同時包含有兩部分內容且進行融合，歡迎大家持續關注，關注微信公眾號“硬件開發不完全攻略”。 本次更新內容主要講述如何通過Zynq 7000在Vivado下的工程文件評估芯片的各路電源功耗（電流），電源功耗（電流）評估對于電源選型、電源平面設計、電源完整仿真評估等都有很重...https://blog.csdn.net/bianyuanren92/article/details/119975400?spm=1001.2014.3001.5501

Zynq7000硬件開發之電源供電系統(PDN)設計（一）https://blog.csdn.net/bianyuanren92/article/details/120032000?spm=1001.2014.3001.5501https://blog.csdn.net/bianyuanren92/article/details/120032000?spm=1001.2014.3001.5501

關注公眾號獲取更多內容

???????? 內部資源說明如下：

• DDR3顆粒2片，512MB/1GB，16bit*2；
• 10/100/1000M以太網接口，可兼容電口和光口以太網，自適應切換；
• USB串口連接ARM側UART0接口，方便Zynq7000的調試；
• SFP+光通信接口，用于高速SERDES通信，交流耦合，最大速率2.5Gbps；
• QSPI Flash顆粒2片，256Mb*2，QSPI接口；
• VPX標準接口，設計PCIE GEN2 8 lanes，支持路由和終端等配置；18收18LVDS，速率400Mbps，接收端交流耦合；8收8發單端信號，0~50Mbps。

???????? 板卡外框采用3U標準

? ? ? ?本項目主要參考Xinlinx官方開發板ZC706，開發板外觀如下所示，

???????? 開發板相關資料付費下載鏈接?

ZC706XilinxZynq7045原理圖PCB(AD/Allego)/BOM/硬件設計指南-硬件開發文檔類資源-CSDN下載，免費下載方式：關注微信本公眾號“硬件開發不完全攻略”，后臺回復“開發資料”，即可免費下載。

???????? 資料截圖如下，包括有AD格式PCB源文件， candence allegro格式PCB源文件，原理圖、BOM單、開發板參考資料等

總結

以上是生活随笔為你收集整理的Zynq7000硬件开发之总体硬件架构设计的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。