數字集成電路與系統設計基礎知識（一）

ASIC可分為全定制和半定制。

半定制是調配廠家的設計資源（庫單元），全定制是全部自己做。

from scratch：白手起家、從頭開始。

such that：使得；這樣。

design effort：可理解為設計工作。

手繪Geometry（在光掩模上成像的預期圖案）；

所有層定制；（構成設備的一系列重疊光掩模或光掩模圖像中的一個）

數字和模擬；

晶體管級仿真（模擬）；

高密度；

高性能；

設計時間長。

PS：對密度的理解

光掩模上圖案與無圖案區域的相對程度，如電路密度（circuit density）

給定尺寸下允許的缺陷數，如缺陷密度（defect density）

門陣列：只需要連接現成的門。

標準單元庫：直接用廠家寫好的lib庫。

PLD：可編程邏輯器件，使用術語PLD來表示低密度結構。

PLA是為集成大型兩電平組合邏輯電路而開發的，與ROM一樣，它們的體系結構由二維數組組成。

簡單的PLD（SPLD）：用與或門搭出來的PLA。

復雜的PLD：一個芯片中放很多PLA，互聯矩陣。

FPGA 適用于中高密度應用，它們與CPLD在兩個重要方面有所不同：

（1）它們的性能取決于設備中針對特定應用實現的路由；

（2）它們的功能由LUT實現，而不是由類似PAL的寬輸入與門實現。

FPGA有三種可編程結構（邏輯資源）：

互聯矩陣，即連線可編程；

CLB：可重構的邏輯功能塊=LE：邏輯單元，可編程；

輸出可編程（雙向），I/O。

根據開發時間、性能、成本、風險、功能考慮選擇全定制還是半定制。

可編程資源（同那三個結構）：可編程邏輯塊，輸入輸出塊，接口。

存儲設備被認為是PLD（可編程邏輯器件）

因為它們可以實現組合邏輯，將函數的值存儲在內存里，由函數輸入尋址，從而實現了函數的真值表。

PLD的可編程性：PLD可分為ROM、PLA和PLD，都采用了類似的陣列結構實現。

PLA最靈活，用于大型，復雜的組合邏輯電路，各種PLD的可編程選項如表所示。

PLA：可編程邏輯陣列

PLAs是為集成大型二值組合邏輯電路而開發的，與ROM一樣，它們的體系結構由兩個數組組成。一個數組實現與操作，生成一個乘積項(例如，一個布爾立方體，可能是一個最小項)；另一個數組實現形成SOP（sum of product）或操作。

可編程邏輯陣列的基本結構如上，與門和或門可以搭成各種邏輯。（SOP）

左邊是與邏輯，右邊是或邏輯。

可編程陣列邏輯（PAL）：

PAL技術出現在PLA之后，并且通過固定或平面以及只允許對與平面進行編程，簡化了雙陣列結構。

每個輸出由特定數量的行組成，每個行由一些乘積項組成。

一個比較流行的設備是PAL16L8，該設備有16個輸入、8個輸出；它的封裝有20個引腳，包括電源和接地。

一個存儲器實現了一個真值表，這也是為什么存儲器能做可編程器件。

簡單PLD：可以實現只讀或隨機訪問的存儲設備。

邏輯有兩種：與或邏輯、譯碼器+或邏輯。

復雜PLD是幾個簡單PLD堆積起來。

FPGA的基本架構：FPGA有一個固定的體系結構，它是為特定的應用程序在現場編程的。

(1) 可編程功能單元數組 (FU)：用于實現組合邏輯和時序邏輯；

(2) 固定但可編程的互連結構：建立信號路由;

(3) 可配置內存：對設備的功能進行編程；

(4) l/O資源：在設備和環境之間提供接口。

FPGA的特點：編程功能強，是結構接近基于庫單元的一種ASIC。

功能塊可編程，且是陣列結構（FU是基本的功能塊）；

互聯是可編程的；

存儲器部分可編程；

數據IO可編程。

FPGA由三個部分構成：整體是陣列結構。

可編程的功能單元（CLB/LE）：核心是黃色部分，基于存儲器的，叫查找表，左邊是兩個存儲器，右邊是兩個寄存器。

可編程的連線：藍色是路由器，一個小塊是一個功能單元，靠連線開關（藍色）連起來，并路由。

可編程的I/O：綠色是輸出IO，可編程（單向、雙向、緩沖、寄存）。

FPGA有兩種：一種是基于存儲器的（基于LUT查找表的），另一種是基于多路選通器的（MUX）。

基于存儲器的是主流。

FPGA/PLD把一個真值表（也叫燒寫文件、配置文件）放入存儲器里，邏輯功能實現可編程。

LUT（查找表）：存儲器的地址對應LUT的輸入，輸出對應LUT的輸出Z。

CLB：=LE，可編程邏輯模塊是FPGA中的核心可配置邏輯單元，FPGA的邏輯功能就是靠CLB單元的配置以及大規模的CLB單元級聯來實現的。

只有組合電路才能實現邏輯功能，時序電路只是一個記憶的作用。

使用每個函數發生器（G）作為4輸入邏輯(LUT)，或高速同步雙端口的RAM。

基于查找表的FPGA：

查找表是實現組合邏輯的，不管時序電路；由于輸入有限，功能比較簡單，容量受限于輸入的數量，而不是復雜性；四條地址16個存儲單元，延時（輸入到輸出耗時，代表數據吞吐量）一定。

基于開關的FPGA：根據S的0、1取值選擇一個輸出，即多路開關，通過a、b值的變化得到與、或功能，得到了基本的邏輯功能。

總結：

基于查找表的：由可編程的功能單元、可編程的連線、可編程的I/O三部分組成。

基于邏輯單元的FPGA：也叫CLB、LE，一個藍色小塊構成一個完整的數字邏輯單元（查找表+D觸發器，邏輯+時序）。

寄存器鏈構成一個移位寄存器。

一般一個查找表對應一個寄存器。

BUFT：Xilinx的原語，表示一個三態緩沖器。

Carry Logic：進位邏輯，存在于每個slice中，是(主要)用于實現算術邏輯功能的專用邏輯。進位邏輯(或稱進位鏈)在Xilinx器件中垂直分布、向上傳遞。

開關矩陣：小黑塊，相當于交換機和路由器功能，在找路。

可編程的互聯：白色點把他們連起來，紅框是查找表寄存器，通過它找線，線有本地的，也有全局的。

I/O部分也可以編程：

• 快速I/O驅動程序
• 獨立的輸入、輸出和三態控制寄存器
  • 異步/同步設置或復位
  • 共用時鐘和單獨時鐘可以提高可用性
  • 配置為FF（觸發器）或latch（鎖存器）
• 可編程的轉換速率以及可變輸入延遲
• 可選擇的I/O標準支持

---

課程來源于互聯網，主講教師李廣軍。

總結

以上是生活随笔為你收集整理的数字集成电路与系统设计基础知识的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。