文章目錄

• 1.集成電路的概念
• 2.IC設(shè)計的本質(zhì)
• 3.硬件描述語言(HDL)

1.集成電路的概念

集成電路：Intergrated Circuit，即IC，又稱芯片。

三個核心議題：集成什么，如何集成，如何處理集成帶來的利弊。

集成電路的定義：把一定數(shù)量的常用電子元器件，如電阻，電容，晶體管等，以及這些元器件之間的連線，通過半導(dǎo)體工藝集成在一起的具有特定功能的電路。

集成電路可分為：模擬芯片，數(shù)字芯片，數(shù)/模混合芯片三大類。

SoC：System On Chip，單個芯片可以完成一個傳統(tǒng)的設(shè)備系統(tǒng)功能；
ASIC：Application Specific Integrated Circuit，專用集成電路。

IC設(shè)計流程：基于HDL設(shè)計通常的步驟如下：

1.系統(tǒng)需求制定
2.高級算法建模與仿真
3.軟硬件劃分過程
4.軟硬件同步設(shè)計

2.IC設(shè)計的本質(zhì)

摩爾定律：集成電路上所集成的元器件數(shù)量，每隔18個月就翻一倍；或者微處理器的性能每隔18個月就提高一倍，或價格下降一半。
這一定律揭示了信息技術(shù)進(jìn)步的速度。

關(guān)鍵技術(shù)點：1.EDA設(shè)計工具的改進(jìn)；2.設(shè)計與驗證方法學(xué)的進(jìn)步；3.知識產(chǎn)權(quán)(IP)的積累和標(biāo)準(zhǔn)化。
IC設(shè)計的“二八定律”：大部分成功的項目只做20%的更新，其余的采用成熟設(shè)計或標(biāo)準(zhǔn)IP方案。

IC設(shè)計的核心：“算法加時序”就是IC設(shè)計。

3.硬件描述語言(HDL)

HDL：Hardware Design Language，即硬件描述語言。

“描述”這個詞準(zhǔn)確地反映了HDL語言的本質(zhì)。HDL語言不過是已知硬件電路的文本表現(xiàn)形式，并將電路用文本的方式描述出來。
在編寫語言之前，硬件電路應(yīng)該已經(jīng)被設(shè)計出來了，語言只是將這種設(shè)計轉(zhuǎn)化為文字表達(dá)形式而已。
將HDL當(dāng)作計算語言就是一種很嚴(yán)重的誤解。

因此，在閱讀或編寫HDL語言，尤其是可綜合的HDL時，不應(yīng)該只看到語言本身，而是要看到語言背后所對應(yīng)的硬件電路結(jié)構(gòu)。

所有的時序邏輯電路都可以歸結(jié)為下圖的抽象模型，即：

單個時鐘驅(qū)動前后兩級寄存器，而寄存器之間為任意的組合電路

基于上述抽象模塊，可以得出邏輯硬件的兩個顯著特點：1.并行化；2.時序化。即：每一個寄存器或模塊都是獨(dú)立并行的，不存在先后執(zhí)行順序，而控制這些硬件進(jìn)入下一個狀態(tài)的驅(qū)動源就是時鐘。每個寄存器之間的組合電路都有一定的先后時序關(guān)系，也就是，起始寄存器改變狀態(tài)后，會以一定的速率將這個狀態(tài)傳播到下一個寄存器中，這個傳播過程需要消耗時間Tdelay。若組合電路的延遲Tdelay不滿足時鐘周期要求，整個芯片電路就不會正常工作。

因此，在進(jìn)行HDL描述時，必須把握的兩個原則為：
1.所設(shè)計的電路模塊之間均為并行；
2.寄存器電路之間存在嚴(yán)格的時序關(guān)系，需要盡量降低組合延遲。

掌握這兩個原則，就能設(shè)計合格的硬件電路，明白HDL是一種單純的硬件描述語言。

總結(jié)

以上是生活随笔為你收集整理的1.1集成电路设计基础的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。