基礎知識

加法器是最常用的運算結構，因此加法器的優化在集成電路的優化就顯得極為重要，有兩種優化方法。1、邏輯層優化，重新安排一個布爾方程以得到一個速度較快或者說面積較小的電路。2、電路層優化，改變晶體管的尺寸或者電路的拓撲結構。對于一個二進制加法器來說，由二進制全加器的真值表可以得到他的布爾表達式。
簡單全加器結構

二進制全加器真值表

這里說一下carry status,簡單來說三個狀態的區分取決于A、B的值。
和（S）和進位（C0）布爾表達式：

中間信號可以觀察出來：

逐位加法器

上圖是一個4為的逐位加法器，其中的關鍵路徑就是指延時最長的路徑，通常用關鍵路徑來決定著一個電路的性能。因此有：t(adder)=(N-1)t(carry)+t(sum)
在實際復雜電路中，加法器的位數往往是64位或者128位，因此優化**t(carry)**更為重要。

全加器的電路設計

1、靜態加法器
2、鏡像加法器
3、傳輸門型加法器
4、曼徹斯特進位鏈加法器（有靜態和動態之分）

靜態互補CMOS加法器電路

原理：利用邏輯方程直接轉變成CMOS電路，進行某些邏輯變換。

這個電路總共需要28個晶體管，面積和速度都比較慢，產生這種現象的原因有以下幾點：

• 再進位產生于和產生電路之間堆疊著許多的PMOS管 。
• C0信號的本征負載電容比較大。

對電路進行初步的優化：去除偶數級的反相器。

優化原理：把一個全加器的所有輸入反向，則它的說有所有輸出也會反相。

鏡像CMOS加法器設計

優化原理：取消了進位反相門，PDN和PUN不再是對偶網絡。
優化分析：

• 該全加器單元需要24個晶體管，
• NMOS和PMOS鏈完全對稱，在產生的進位的電路的部分，最多有兩個管子串聯。

傳輸門型加法器

共24個管子，最大的特點是它的和與進位輸出具有相似的延時。

曼徹斯特進位鏈加法器

動態實現，只用到進位傳播和進位產生。
特點：

• 采用動態邏輯降低復雜性和加快速度；
• 預充電時所有中間節點被預充至VDD ，求值時有條件放電；
• 進位鏈傳輸管只用N管，節點電容很小，為四個擴散電容；
• 進位鏈的分布RC本質使傳播延時與位數N的平方成正比，因此有必要插入緩沖器；

靜態實現，采用進位傳播、進位消除、進位產生。
特點：

• 不需要時鐘、預充電，可異步工作，一旦給出運算數a，b進位鏈馬上工作，由此可提高速度。
• 采用CMOS , 可降低功耗。
• 如進位鏈較長時，應在Ci，Ci-1… 回路上插入緩沖級。

總結

以上是生活随笔為你收集整理的数字集成电路设计之加法器的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。