用Quartus仿真计数器模块:
一:部分主體操作步驟:(省略頂層BDF文件及virlog文件過程及生成元件)
1.觀察計數器內部原理:
2.創建vwf文件,添加node finder并仿真,觀察波形和毛刺。
3.使用signal tap 文件進行驗證。
二.0—9計數器中重點問題理解:
(1)在①②,③④之間出現毛刺,因為OUT是幾個子狀態out[0][1][2][3]分別情況的組合,在輸入端存在競爭,在輸出端出現毛刺,即“冒險”。
(2)因為實際情況下時鐘信號的延遲,使out[1]的信號略落后于其他路信號(這是競爭的一種正常情況),所以暫時出現了0,0,0,0的情況,因而出現毛刺(打開后是OUT為0的狀態。)
3.signal tapⅡ文件出現的問題:
(1)在左下角進行node finder添加,而不是原文件。
(2)一定要將原文件中的filter選項改成design empty(all names),然后重新編譯并下載!
不然會出現問題:Signal TapⅡ file is not compatible with the file programmed in the device.
!!!
解決方法:將BDF文件下載到開發板!!!!
?
三.關于17進制計數器:
注意以下問題:
1.??????module代碼如下:
共18種狀態,寬度定義為5。
仿真波形如下:
注意在仿真過程中可能出現:no simulation input file assignment specify,解決方法是:
Assignments/simulator settings? 其中有一個文本框simulationinput看是否為空,為空添加建立的VMF文件即可。
Signal tap驗證完畢。(圖如上)
四:1——8輸出0,9——17輸出1:
代碼如下:
無可避免的出現毛刺… …
Emmmmmm… …關于消除毛刺… …新手博主查閱資料中,如果有好方法… …希望大家能在評論區告訴博主… …提前感謝… …
五.
關于把OV信號接到LED燈上… …本來應該是隔0.02*17微秒閃爍一次,但由于時間太短,只能看見一直亮著的LED燈。
總結
以上是生活随笔為你收集整理的用Quartus仿真计数器模块:的全部內容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: uni-app文档需要注意细节点
- 下一篇: 学习《css世界》笔记之content自