FPGA浮点数定点化
因?yàn)樵谄胀ǖ膄pga芯片里面,寄存器只可以表示無符號(hào)型,不可以表示小數(shù),所以在計(jì)算比較精確的數(shù)值時(shí),就需要做一些處理,不過在altera在Arria 10
中增加了硬核浮點(diǎn)DSP模塊,這樣更加適合硬件加速和做一些比較精確的計(jì)算。
浮點(diǎn)數(shù)和定點(diǎn)數(shù)的區(qū)別:定點(diǎn)數(shù)的小數(shù)點(diǎn)是固定的,而浮點(diǎn)數(shù)的小數(shù)點(diǎn)的位置不確定,舉個(gè)例子,定點(diǎn)數(shù) 1.1*1.1 = 1.2(定點(diǎn)一位小數(shù)),浮點(diǎn)數(shù)1.1*1.1
=1.21,浮點(diǎn)數(shù)的小數(shù)點(diǎn)發(fā)生了移動(dòng),而定點(diǎn)數(shù)舍棄了一位,小數(shù)點(diǎn)的位置沒有變。
在verilog里面,如果用用16位二進(jìn)制表達(dá)定點(diǎn)小數(shù),最高位就是符號(hào)位。我們把小數(shù)點(diǎn)之后的N位叫做Qn,例如小數(shù)點(diǎn)之后有12位叫做Q12格式的定點(diǎn)小數(shù)
而Q0就是我們所說的整數(shù)。
Q12的最大正數(shù)是0111.1111_1111_1111,第一個(gè)0是符號(hào)位,后面的數(shù)都是1,那么這個(gè)數(shù)的十進(jìn)制就是0x7fff/2^12=7.99999......,為啥是除2^12呢,因?yàn)槭?/p>
十二位小數(shù),0.1111_1111_1111接近與整數(shù)1,這樣看有多少個(gè)1.
反過來,一個(gè)實(shí)際的數(shù)轉(zhuǎn)換成Qn型的定點(diǎn)小數(shù)就是就是乘上2^n
?
舉個(gè)例子:
2.1*2.2 = 4.62
先轉(zhuǎn)換成定點(diǎn)數(shù) 2.1 * 2^!2? = 8601.6 = 8602
2.1 * 2^12 = 9011.2 = 9011
定點(diǎn)數(shù)相乘? ? ? ? 8602*9011 = 77512622
定點(diǎn)數(shù)轉(zhuǎn)實(shí)際的數(shù)
因?yàn)槭莾蓚€(gè)定點(diǎn)數(shù)相乘,所以,小數(shù)位變成24位?。整數(shù)位變成6位
77512622/2^24=4.62011.....和i結(jié)果差距很小
?
最后記錄有符號(hào)數(shù)的計(jì)算
正數(shù) 原碼 = 反碼 = 補(bǔ)碼
負(fù)數(shù) 反碼 = 原碼的符號(hào)位不變,其他位取反
補(bǔ)碼 = 反碼 + 1
舉個(gè)例子 : 00110010 + 10000011(負(fù)數(shù)補(bǔ)碼)=10110101,因?yàn)榻Y(jié)果是負(fù)數(shù)的補(bǔ)碼,換算成原碼是11001011,和的絕對值是1001011
?
轉(zhuǎn)載于:https://www.cnblogs.com/bixiaopengblog/p/7728538.html
總結(jié)
以上是生活随笔為你收集整理的FPGA浮点数定点化的全部內(nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: 中国移动集中化BI探索:数据仓库与Had
- 下一篇: 推荐几个很好的资源下载网站