目錄：

一、SPI總線協議

1、什么是SPI

2、技術性能

3、接口定義與硬件連接

4、內部結構

5、傳輸時序

6、高速SPI

1）硬件電路? ?2）1MHz SPI傳輸問題

二、I2C總線協議

1、I2C總線協議

2、程序

三、存儲器的分類

附錄1、小小串聯電阻，大大的作用

-----------------------------------------------------------------------------------------------------------

一、SPI總線協議

1、什么是SPI

SPI是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設備接口。SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節約了芯片的管腳，同時為PCB的布局上節省空間、提供方便。正是出于這種簡單易用的特性，現在越來越多的芯片集成了這種通信協議。
SPI是一個環形總線結構，由ss(cs)、sck、sdi、sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數據交換。上升沿發送、下降沿接收、高位先發送。

上升沿到來的時候，sdo上的電平將被發送到從設備的寄存器中。
下降沿到來的時候，sdi上的電平將被接收到主設備的寄存器中。

假設主機和從機初始化就緒：并且主機的sbuff=0xaa (10101010)，從機的sbuff=0x55 (01010101)，下面將分步對spi的8個時鐘周期的數據情況演示一遍(假設上升沿發送數據)。

這樣就完成了兩個寄存器8位的交換，上面的0--1表示上升沿、1--0表示下降沿，sdi、 sdo相對于主機而言的。根據以上分析，一個完整的傳送周期是16位，即兩個字節，因為，首先主機要發送命令過去，然后從機根據主機的命令準備數據，主機在下一個8位時鐘周期才把數據讀回來。
SPI總線是Motorola公司推出的三線同步接口，同步串行3線方式進行通信:一條時鐘線SCK，一條數據輸入線MOSI，一條數據輸出線MISO;用于 CPU與各種外圍器件進行全雙工、同步串行通訊。

SPI主要特點有:可以同時發出和接收串行數據;可以當作主機或從機工作;提供頻率可編程時鐘;發送結束中斷標志;寫沖突保護;總線競爭保護等。

SPI總線有四種工作方式(SP0, SP1, SP2, SP3)，其中使用的最為廣泛的是SPI0和SPI3方式。

SPI模塊為了和外設進行數據交換，根據外設工作要求，其輸出串行同步時鐘極性和相位可以進行配置，時鐘極性(CPOL即Clock Polarity的縮寫)對傳輸協議沒有重大的影響。如果CPOL=0，串行同步時鐘的空閑狀態為低電平；如果CPOL=1，串行同步時鐘的空閑狀態為高電平。時鐘相位(CPHA即Clock Phase的縮寫)能夠配置用于選擇兩種不同的傳輸協議之一進行數據傳輸。如果 CPHA=0，在串行同步時鐘的第一個跳變沿(上升或下降)數據被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿(上升或下降)數據被采樣。 SPI主模塊和與之通信的外設時鐘相位和極性應該一致。

SPI時序圖詳解-SPI接口在模式0下輸出第一位數據的時刻

SPI接口在模式0下輸出第一位數據的時刻

SPI接口有四種不同的數據傳輸時序，取決于CPOL和CPHL這兩位的組合。圖1中表現了這四種時序，時序與CPOL、CPHL的關系也可以從圖中看出。

圖1?

CPOL是用來決定SCK時鐘信號空閑時的電平，CPOL＝0，空閑電平為低電平，CPOL＝1時，

空閑電平為高電平。CPHA是用來決定采樣時刻的，CPHA=0，在每個周期的第一個時鐘沿采樣，

CPHA＝1，在每個周期的第二個時鐘沿采樣。

由于我使用的器件工作在模式0這種時序（CPOL＝0，CPHA＝0），所以將圖1簡化為圖2，
只關注模式0的時序。

圖2

我們來關注SCK的第一個時鐘周期，在時鐘的前沿采樣數據（上升沿，第一個時鐘沿），在時鐘的后沿輸出數據（下降沿，第二個時鐘沿）。首先來看主器件，主器件的輸出口（MOSI）輸出的數據bit1，在時鐘的前沿被從器件采樣，那主器件是在何時刻輸出bit1的呢？bit1的輸出時刻實際上在SCK信號有效以前，比 SCK的上升沿還要早半個時鐘周期。bit1的輸出時刻與SSEL信號沒有關系。再來看從器件，主器件的輸入口MISO同樣是在時鐘的前沿采樣從器件輸出的bit1的，那從器件又是在何時刻輸出bit1的呢。
從器件是在SSEL信號有效后，立即輸出bit1，盡管此時SCK信號還沒有起效。關于上面的主器件
和從器件輸出bit1位的時刻，可以從圖3、4中得到驗證。

圖3

注意圖3中，CS信號有效后（低電平有效，注意CS下降沿后發生的情況），故意用延時程序延時了一段時間，之后再向數據寄存器寫入了要發送的數據，來觀察主器件輸出bit1的情況（MOSI）。
可以看出，bit1（值為1）是在SCK信號有效之前的半個時鐘周期的時刻開始輸出的（與CS信號無關），到了SCK的第一個時鐘周期的上升沿正好被從器件采樣。

圖4

圖4中，注意看CS和MISO信號。我們可以看出，CS信號有效后，從器件立刻輸出了bit1(值為1)。

通常我們進行的spi操作都是16位的。圖5記錄了第一個字節和第二個字節間的相互銜接的過程。
第一個字節的最后一位在SCK的上升沿被采樣，隨后的SCK下降沿，從器件就輸出了第二個字節的第一位。

SPI總線協議介紹(接口定義,傳輸時序)

-----------------------------------------------------------

2、技術性能
SPI接口是Motorola 首先提出的全雙工三線同步串行外圍接口，采用主從模式（Master Slave）架構；支持多slave模式應用，一般僅支持單Master。
時鐘由Master控制，在時鐘移位脈沖下，數據按位傳輸，高位在前，低位在后（MSB first）；SPI接口有2根單向數據線，為全雙工通信，目前應用中的數據速率可達幾Mbps的水平。
-----------------------------------------------------------

3、接口定義與硬件連接
SPI接口共有4根信號線，分別是：CS設備選擇線、SCK時鐘線、SDO串行輸出數據線、SDI串行輸入數據線。

（1）MOSI：主器件數據輸出，從器件數據輸入
（2）MISO：主器件數據輸入，從器件數據輸出
（3）SCLK ：時鐘信號，由主器件產生
（4）/SS：從器件使能信號，由主器件控制

-----------------------------------------------------------
4、內部結構

-----------------------------------------------------------

5、傳輸時序

SPI接口在內部硬件實際上是兩個簡單的移位寄存器,傳輸的數據為8位，在主器件產生的從器件使能信號和移位脈沖下，按位傳輸，高位在前，低位在后。如下圖所示，在SCLK的下降沿上數據改變，上升沿一位數據被存入移位寄存器。

SPI接口沒有指定的流控制，沒有應答機制確認是否接收到數據。

-----------------------------------------------------------

6、高速SPI

1）硬件電路

高速信號的判定：https://blog.csdn.net/liht_1634/article/details/124471496。

信號線和時鐘線串電阻：高速信號一般在電路的終端串接小電阻用于阻抗的匹配，TTL信號阻抗約13，串接33Ω即可，防信號完整性問題。另可參見：附錄1、小小串聯電阻，大大的作用。

---------------------------------

2）1MHz SPI傳輸問題

藍色SCK、紫色或黃色MISO，如下圖所示。SCK下降沿時，MISO有過沖且振鈴。?這是一個強烈的EMI源。

降低傳輸速率至500KHz，過沖基本消失。初步判斷為串擾所致，嘗試硬件上去解決，無果。

最終處理方式：固件上在SCK上升沿采樣MISO，即可規避過沖的影響。

MISO串聯電阻：

關于串擾另可參看：https://blog.csdn.net/liht_1634/article/details/127325345。

-----------------------------------------------------------------------------------------------------------

二、I2C總線協議

1、I2C總線協議

2條雙向串行線，一條數據線SDA，一條時鐘線SCL。
SDA傳輸數據是大端傳輸，每次傳輸8bit，即一字節。
支持多主控(multimastering)，任何時間點只能有一個主控。
總線上每個設備都有自己的一個addr，共7個bit，廣播地址全0.
系統中可能有多個同種芯片，為此addr分為固定部分和可編程部份，細節視芯片而定，看datasheet。

1.1?I2C位傳輸
數據傳輸：SCL為高電平時，SDA線若保持穩定，那么SDA上是在傳輸數據bit；
若SDA發生跳變，則用來表示一個會話的開始或結束（后面講）
數據改變：SCL為低電平時，SDA線才能改變傳輸的bit

1.2?I2C開始和結束信號
開始信號：SCL為高電平時，SDA由高電平向低電平跳變，開始傳送數據。
結束信號：SCL為低電平時，SDA由低電平向高電平跳變，結束傳送數據。

1.3?I2C應答信號

Master每發送完8bit數據后等待Slave的ACK。
即在第9個clock，若從IC發ACK，SDA會被拉低。
若沒有ACK，SDA會被置高，這會引起Master發生RESTART或STOP流程，如下所示：

1.4?I2C寫流程
寫寄存器的標準流程為：
1. Master發起START
2. Master發送I2C?addr（7bit）和w操作0（1bit），等待ACK
3. Slave發送ACK
4. Master發送reg addr（8bit），等待ACK
5. Slave發送ACK
6. Master發送data（8bit），即要寫入寄存器中的數據，等待ACK
7. Slave發送ACK
8. 第6步和第7步可以重復多次，即順序寫多個寄存器
9. Master發起STOP

寫一個寄存器?寫多個寄存器?1.5?I2C讀流程

讀寄存器的標準流程為：
1. Master發送I2C?addr（7bit）和w操作1（1bit），等待ACK
2. Slave發送ACK
3. Master發送reg addr（8bit），等待ACK
4. Slave發送ACK
5. Master發起START
6. Master發送I2C?addr（7bit）和r操作1（1bit），等待ACK
7. Slave發送ACK
8. Slave發送data（8bit），即寄存器里的值
9. Master發送ACK
10. 第8步和第9步可以重復多次，即順序讀多個寄存器

讀一個寄存器?讀多個寄存器

-----------------------------------------------------------

2、程序

$include (IicSMasU.inc)
public _IicTxdRxd
public SlvAddr
public SubAddr

BitSegIicSM SEGMENT BIT overlayable
RSEG BitSegIicSM
Retry: dbit 1 ;指明I2C 最后的數據傳送失敗應該重復操作
BITEA: DBIT 1 ;存中斷狀態
DataSegIicSM SEGMENT DATA overlayable
RSEG DataSegIicSM
SlvAddr: ds 1 ;被控器地址
SubAddr: ds 1 ;單元地址
TxdByte equ r7 ;要發送數據的字節數(第一傳遞參數)
RxdByte equ r5 ;要接收數據的字節數(第二傳遞參數)
WaitXTm macro X ;延時X 個機器周期
if X=0
exitm
endif
if X=1
nop
endif
if X=2
nop
nop
endif
if X=3
nop
nop
nop
endif
if X>255
error "the number of X is too much"
else
mov r6,#X/2
DJNZ r6,$
endif

endm
CodeSegIicSM SEGMENT CODE
RSEG CodeSegIicSM
_IicTxdRxd:
SETB Retry ;設置錯誤標志位

SendStart:
SETB SDA
SETB SCL
WaitXTm IicDelay
CLR SDA ;產生起始信號
WaitXTm IicDelay
CLR SCL ;結束起動條件

SendSlaAdr:
MOV A,SlvAddr
CJNE TxdByte,#0,SendSlaAdr1
SETB ACC.0 ;TxdByte=0 時進行讀操作
SendSlaAdr1:
SETB C ;檢測應答位時釋放SDA 線
CALL XmByte
JC IicErr ;無應答出錯
JB ACC.0,ReceiveData ;SlaAdr.0=1 時進行讀操作
;寫操作
MOV A,SubAddr
SendData:
SETB C ;檢測應答位時釋放SDA 線
CALL XmByte
JC IicErr ;無應答出錯
MOV A,@R1
INC R1
DJNZ TxdByte,SendData
DEC R1
MOV A,RxdByte
JNZ SendStart ;RxdByte>0 時進行讀操作
JMP SendStop

RcvByte:
MOV A,#0FFH ;釋放SDA 線允許輸入

XmByte:
MOV R4,#9 ;設置數據格式為8 位+1 位(非)應答位
RXBit:
RLC A ;左移數據
MOV SDA,C ;output data
SETB SCL
MOV C,SDA ;input data
WaitXTm IicDelay
CLR SCL
WaitXTm IicDelay
DJNZ R4,RXBit ;重復操作直到處理完所有數據位
RET
ReceiveData:
MOV A,RxdByte
CJNE A,#2,ReceiveData1 ;RxdByte=1(最后一個字節)時,發送非應答位(C=1)
;否則發送應答位(C=0)
ReceiveData1:
CALL RcvByte
MOV @R1,A
INC R1
DJNZ RxdByte,ReceiveData

SendStop:
CLR Retry ;清除錯誤標志位
IicErr: ;出錯返回
CLR SDA
SETB SCL
WaitXTm IicDelay
SETB SDA
MOV C,Retry ;RETURN ERROR FLAG(C=Retry)
RET
END

C語言聲明：
extern bit IicTxdRxd(uchar TxdByte,uchar RxdByte, uchar *IicDataBuf);
//函數定義(程序入口地址）
extern data uchar SlvAddr; //被控器從地址
extern data uchar SubAddr; //單元地址子地址
直接調用即可。

出自：masufang博云天

-----------------------------------------------------------------------------------------------------------

三、存儲器的分類

存儲產品大概分為E2PROM，NOR，NAND 3類，框架如下：

-----------------------------------------------------------------------------------------------------------

附錄1、小小串聯電阻，大大的作用

1、SPI信號線

SPI信號上串聯電阻，一般是幾十歐姆左右，一般有如下幾個作用：

1）阻抗匹配。因為信號源的阻抗很低，跟信號線之間阻抗不匹配，串上一個電阻后，可改善匹配情況，以減少反射。

2）SPI的速率較高，串聯一個電阻，與線上電容和負載電容構成RC電路，減少信號陡峭，避免過沖，過沖有時候會損壞芯片GPIO，當然對EMI也有好處，尤其是高速電路。

3）調試方便，現在的芯片很多是BGA、QFN封裝，串聯一個電阻，調試時用示波器抓取波形方便。

-----------------------------------------------------------

2、LDO輸入端

當LDO的VIN absolute maximum接近電源電壓時，這時候又不想換高規格的LDO，為了節省成本，這時可以串一個小阻值電阻，能吸收一部分電壓和電流，當電源端出現更大的浪涌時，電阻會身先士卒，代價更小。

假設LDO擊穿，VIN和GND短路，因為串聯電阻R的存在，也會避免電源SYS_5V與GND的短路。

-----------------------------------------------------------

3、TVS前后串聯電阻

TVS串聯電阻一般有兩種接法，圖A電阻在TVS前，圖B電阻在TVS后，兩種電路使用場景是不一樣的。

1）對圖A來說，首先要考慮浪涌大小，如果不大，可以選擇一個合適功率的電阻，電阻在TVS前面，會吸收很小一部分的電流，浪涌電流IPP小了之后，對應TVS的Vc（鉗位電壓）也會變小，對后端負載的保護更好。

2）對圖B來說，TVS首先吸收大部分的浪涌電流，部分殘壓或者殘流，會經過電阻R2，進行二次的分壓限流，可以更好的保護后端負載。如果后端負載遠大于R2，分壓限流也就微乎其微了，R2其實也就沒啥作用了。

-----------------------------------------------------------------------------------------------------------

總結

以上是生活随笔為你收集整理的SPI与I2C总线协议的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。