查找表的原理與結(jié)構(gòu)：
??????查找表（look-up-table）簡稱為LUT，LUT本質(zhì)上就是一個RAM。目前FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有 4位地址線的16x1的RAM。當(dāng)用戶通過原理圖或HDL語言描述了一個邏輯電路以后，PLD/FPGA開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM,這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。
什么是競爭與冒險現(xiàn)象：
????????????在組合電路中，某一輸入變量經(jīng)過不同途徑傳輸后，到達(dá)電路中某一匯合點的時間有先有后，這種現(xiàn)象稱競爭；由于競爭而使電路輸出發(fā)生瞬時錯誤的現(xiàn)象叫做冒險。（也就是由于競爭產(chǎn)生的毛刺叫做冒險）
判斷方法：
代數(shù)法（如果布爾式中有相反的信號則可能產(chǎn)生
競爭和冒險現(xiàn)象）；
卡諾圖：有兩個相切的卡諾圈并且相切處沒有被其他卡諾圈包圍，就有
可能出現(xiàn)競爭冒險；
實驗法：示波器觀測；
解決方法：
1：加濾波電路，消除毛刺的影響；
2：加選通信號，避開毛刺；
3：增加冗余項消除邏輯冒險。?

總結(jié)

以上是生活随笔為你收集整理的查找表的原理与结构 什么是竞争与冒险现象？怎样判断？如何消除？的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。