matlab源碼-costas載波同步環(huán).docx

在利用相干解調(diào)的數(shù)字通信系統(tǒng)中，載波同步是正確解調(diào)的前提，也是實(shí)際通信中的一項(xiàng)關(guān)鍵技術(shù)，沒有載波同步就不可能正確的恢復(fù)出數(shù)字信號。常用的載波同步方法有平方環(huán)和COSTAS環(huán)等，由于COSTAS環(huán)有跟蹤低信噪比的抑制載波信號的特性而在實(shí)際系統(tǒng)中得到廣泛的應(yīng)用，目前國內(nèi)外對COSTAS環(huán)尤其是改進(jìn)后的COSTAS環(huán)進(jìn)行了一系列的研究，尚耀波等建立了COSTAS環(huán)的Z域模型，通過軟件編程實(shí)現(xiàn)，稱之為軟件COSTAS環(huán)；李波等根據(jù)COSTAS環(huán)的結(jié)構(gòu)，在FPGA芯片中完成了硬件實(shí)現(xiàn)。然而，這些研究大部分都是基于傳統(tǒng)的COSTAS環(huán)結(jié)構(gòu)，同時(shí)也沒有考慮到程序在實(shí)際應(yīng)用中的資源占用情況。本文在仔細(xì)分析COSTAS環(huán)的構(gòu)成原理后，根據(jù)實(shí)際硬件的片上資源調(diào)整了濾波器的結(jié)構(gòu)，提出一種用CIC濾波器來取代傳統(tǒng)的環(huán)路濾波器。最后，本文結(jié)合項(xiàng)目的應(yīng)用，首先在SIMULINK平臺上實(shí)現(xiàn)了該算法，然后移植到VERILOG上，用實(shí)際的FPGA芯片對此算法進(jìn)行了驗(yàn)證。1COSTAS環(huán)原理11傳統(tǒng)COSTAS環(huán)的結(jié)構(gòu)科斯塔斯環(huán)又稱同相正交環(huán)COSTAS環(huán)，COSTAS環(huán)由COSTAS1956年提出，其環(huán)路工作頻率為載波頻率，遠(yuǎn)遠(yuǎn)低于平方環(huán)的工作頻率，實(shí)現(xiàn)成本較低。其原理框圖如圖1(A)ACOSTAS環(huán)原理框圖B改進(jìn)后COSTAS環(huán)原理框圖圖1改進(jìn)前后COSTAS環(huán)原理框圖在COSTAS環(huán)環(huán)路中，誤差信號V7是通過兩路低通濾波輸出相乘得到。壓控振蕩器VCO輸出信號直接供給一路相乘器，供給另一路的則是壓控振蕩器輸出經(jīng)90O移相后的信號。兩路相乘后經(jīng)過低通濾波和環(huán)路可以得到僅與載波相位偏差信號有關(guān)的信號V7用此信號來控制VCO就可以調(diào)整VCO輸出和載波信號保持一致的相位?，F(xiàn)在從理論上對COSTAS環(huán)的工作過程加以說明。設(shè)輸入調(diào)制信號為，則(11)(12)經(jīng)低通濾波器后的輸出分別為將V5和V6在相乘器中相乘，得，(13)(13)中Θ是壓控振蕩器輸出信號與輸入信號載波之間的相位誤差，當(dāng)Θ較小時(shí)，(14)(14)中的V7大小與相位誤差Θ成正比，它就相當(dāng)于一個(gè)鑒相器的輸出。用V7去調(diào)整壓控振蕩器輸出信號的相位，最后使穩(wěn)定相位誤差減小到很小的數(shù)值。這樣壓控振蕩器的輸出就是所需提取的載波。12本設(shè)計(jì)COSTAS環(huán)的結(jié)構(gòu)考慮到FPGA資源的消耗的問題，本設(shè)計(jì)在實(shí)際過程中采用了CIC加低通濾波器的結(jié)構(gòu)，并且用CIC濾波器代替了環(huán)路濾波器，改進(jìn)后的結(jié)構(gòu)圖如圖1(B)所示，仿真結(jié)果表明，在提取載波效果相同的基礎(chǔ)上，改進(jìn)后的COATAS環(huán)大大節(jié)省了資源。2COSTAS環(huán)的SIMULINK實(shí)現(xiàn)本SIMULINK仿真在MATLAB65環(huán)境下通過。仿真模型如圖2所示。調(diào)制模塊采用BERNOULLIBINARYGENERATOR模塊產(chǎn)生的32K的NRZ碼與SINEWAVE模塊產(chǎn)生的128K的載波相乘，然后與壓控振蕩器VCO恢復(fù)的本地載波進(jìn)行相乘，VCO輸出信號90度移相是通過希爾伯特變換來完成的。圖2COSTAS環(huán)載波恢復(fù)和解調(diào)模型調(diào)制后的信號與VCO恢復(fù)的相互正交的兩路本地載波進(jìn)行相乘后，分為IQ兩路，經(jīng)過低通濾波器成為基帶信號的解調(diào)輸出，考慮到采樣頻率過高會造成FPGA芯片資源消耗嚴(yán)重，所以此處低通濾波器用CIC濾波器加低通濾波器的結(jié)構(gòu)代替。COSTAS環(huán)設(shè)計(jì)的重點(diǎn)是環(huán)路濾波和VCO參數(shù)的調(diào)整。1環(huán)路濾波本設(shè)計(jì)環(huán)路濾波部分用CIC濾波取代。CIC濾波器可以對數(shù)據(jù)流進(jìn)行降速處理，本設(shè)計(jì)IQ兩路采用抽取后濾波，降低4倍的采樣速率(見圖3中的DOWNSAMPLE模塊)。圖2中的CIC內(nèi)部結(jié)構(gòu)圖如圖3所示，后面的FPGA仿真也驗(yàn)證了此方法的優(yōu)點(diǎn)和正確性。圖3CIC濾波器結(jié)構(gòu)圖2VCO本COSTAS環(huán)調(diào)頻信號用VOLTAGECONTROLLEDOSCILLATOR產(chǎn)生，中心頻率和輸出信號幅度和載波信號保持一致，壓控靈敏度根據(jù)實(shí)際情況計(jì)算調(diào)節(jié)。(21)(22)本設(shè)計(jì)中為信號的中心頻率，為調(diào)整步進(jìn)，MCLK取4096M，N取22位，則(23)壓控靈敏度取09765625。(3)仿真結(jié)果圖4為運(yùn)行SIMULINK模型后的波形。圖4(A)是圖2中示波器SCOPE的波形，為低通濾波后的IQ兩路信號與VCO輸入電壓。圖4(B)是圖2中示波器SCOPE1的波形，為調(diào)制載波與恢復(fù)載波。A低通濾波后的IQ兩路信號與VCO輸入電壓B調(diào)制載波與恢復(fù)載波圖4COSTAS環(huán)SIMULINK仿真結(jié)果由圖4(A)仿真波形可以看出，VCO輸入電壓在過一段時(shí)間后波形穩(wěn)定，低通濾波后的IQ兩路信號恒包絡(luò)并且一路趨于為零，表示環(huán)路得到鎖定。圖4(B)仿真波形可以看出，環(huán)路恢復(fù)出的載波與調(diào)制載波頻率相同，表示環(huán)路已經(jīng)成功的恢復(fù)出了載波信號。3COSTAS環(huán)的FPGA實(shí)現(xiàn)本系統(tǒng)由VERILOG語言進(jìn)行設(shè)計(jì)，硬件選擇CYCLONEⅡ系列的EP2C5Q208C8芯片，布局布線。綜合工具選擇QUARTUSⅡ81，波形仿真工具M(jìn)ODELSIMSE61F，系統(tǒng)由正交分量相乘模塊，CIC濾波模塊，低通濾波模塊，誤差相乘模塊和DDS模塊組成。FPGA實(shí)現(xiàn)后的頂層RTL結(jié)構(gòu)圖如圖5所示。圖5FPGA實(shí)現(xiàn)后的頂層RTL結(jié)構(gòu)圖1DDS模塊DDS模塊調(diào)用QUARTUS自帶的IPCORENCO數(shù)控振蕩器。NCO在波形仿真中要注意拷貝CORE中的DDS_COS_CHEX，DDS_COS_FHEX，DDS_SIN_CHEX，DDS_SIN_FHEX這4個(gè)文件到SIMULATION\MODELSIM文件夾下，此4個(gè)文件用來產(chǎn)生正弦波，如果仿真過程中VCO沒波形，要注意檢查此問題，并且在改變NCO的設(shè)置時(shí)，同樣要檢查這4個(gè)文件是否同時(shí)更新。2環(huán)路鎖定的判定圖6A為環(huán)路鎖定后的波形，圖6B為環(huán)路鎖定后的波形放大圖。圖中COSTAS_OUT為環(huán)路恢復(fù)出的正弦波，DDS_IN為壓控振蕩器的輸入電壓，I_LPF為I路信號經(jīng)過低通濾波器后信號，Q_LPF為Q路信號經(jīng)過低通濾波器后信號。A環(huán)路鎖定后的波形B環(huán)路鎖定后的波形放大圖圖6COSTAS環(huán)MODELSIM仿真結(jié)果由圖6可以看出，此環(huán)路已經(jīng)很好的鎖定。

總結(jié)

以上是生活随笔為你收集整理的平方变换载波同步 matlab,matlab源码-costas载波同步环.docx的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。