感謝網友 OC_Formula 的線索投遞！

11 月 12 日消息，ZDNet 透露，三星正積極考慮將 3D Chiplet（芯粒）技術運用于自家未來的 Exynos 系列 SoC 中。

知情人士解釋說，“三星電子內部正考慮將 3D Chiplet 應用于 Exynos”，并補充道，“我們認為，這樣做可以獲得顯著的好處”。他指出，3D Chiplet 有助于提高 Exynos 的生產效率，從而增強其競爭力。

Chiplet 主要是將一類滿足特定功能的 die（裸片），通過 die-to-die 內部互聯技術實現多個模塊芯片與底層基礎芯片封裝在一起，形成一個系統芯片，以實現一種新形式的 IP 復用，這與主流 SoC 設計理念存在很大差異。

目前，主流 SoC 系統級單芯片主要是將多個負責不同類型計算任務的計算單元，通過光刻的形式制作到同一塊晶圓上，例如手機 AP 芯片主要會集成 CPU、GPU、DSP、ISP、NPU、Modem 等不同單元以及諸多的接口 IP。

相對來說，Chiplet 則是將原本一塊復雜的 SoC 芯片，從設計時就先按照不同的計算單元或功能單元對其進行分解，然后每個單元選擇最適合的半導體制程工藝進行分別制造，再通過先進封裝技術將各個單元彼此互聯，最終集成封裝為一個系統級芯片組。

隨著芯片制程演進到個位數納米（nm），工藝難度和內部結構的復雜性不斷增加，制造流程更加復雜，芯片全流程設計成本大幅增加，這也是 Chiplet 受到關注的一大原因。

再加上近年來“摩爾定律”日趨放緩，在此背景下，Chiplet 被業界寄予厚望，或將從另一個維度來延續摩爾定律的“經濟效益”。

目前，NVIDIA、AMD、Intel 等代表性公司正在將 Chiplet 納入 HPC 系統半導體的開發中。注意到，加拿大 AI 半導體初創公司 TenStorent 近日也宣布將采用三星代工廠生產 4nm 芯片。

外媒也指出，移動 AP 是最需要尖端代工工藝的領域，對良率非常敏感。因此，通過使用 3D Chiplet 的方式可以實現更穩定的生產。

此外，基于 3D 封裝技術，我們還可以進一步減小芯片整體封裝尺寸，并且可以通過增加芯片之間的連接性來同時提高帶寬和效率。

根據市場研究公司 Counterpoint Research 的數據，今年第二季度移動 AP 市場份額按銷售額計算，高通占比 40%，蘋果占比 33%，聯發科 16%，三星電子僅 7%。

廣告聲明：文內含有的對外跳轉鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節省甄選時間，結果僅供參考，所有文章均包含本聲明。

總結

以上是生活随笔為你收集整理的消息称三星正考虑将 3D Chiplet 芯粒技术用于 Exynos SoC 中的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。