大部分讀者對 IBM 最熟悉的應(yīng)該是他們的“深藍(lán)”和其推出的筆記本，但其實(shí)在半導(dǎo)體領(lǐng)域，IBM 也有很深的研究。

　　據(jù)不完全統(tǒng)計(jì)顯示，倒裝芯片封裝技術(shù)是又 IBM 在 1960 年首先引入的；單晶體管 DRAM 是由 IBM 科學(xué)家 Robert Dennard 最先提出的；就連現(xiàn)在在嵌入式處理器領(lǐng)域廣泛采用的精簡指令集都是由 IBM 專家設(shè)計(jì)的。其他諸如 SiGe 硅工藝、銅互連、絕緣硅、應(yīng)變硅和 Power 處理器，也無一不是 IBM 帶給半導(dǎo)體業(yè)界的創(chuàng)舉。

　　雖然因?yàn)楦鞣N主觀和客觀的原因，IBM 已經(jīng)逐漸丟失了過往的那種震撼力。但從他們過去一年的研究成果看來，“藍(lán)色巨人”還是走在集成電路技術(shù)探索的最前線。

　　下面我們來看一下 IBM 正在研究的集成電路“黑科技”

　　5nm 以后的晶體管選擇：Nanosheet

　　最近，三星 3nm GAA 工藝試產(chǎn)成功的消息傳遍了筆者的朋友圈，也引起了讀者的廣泛討論。因?yàn)樵谶M(jìn)入了 5nm 之后，F(xiàn)inFET 的魔力逐漸失去，而為了持續(xù)提升晶體管的表現(xiàn)，業(yè)界開始探索打破電流一直由通道頂部的“閘門”來控制傳統(tǒng)的做法，這就催生了 Gate-All-Around (簡稱 GAA)，

　　據(jù)介紹，GAA 利用特定的材料，能將整個電流通道包裹成類似 3D 結(jié)構(gòu)，雖然這種設(shè)計(jì)比“閘門”更加復(fù)雜，但這能讓芯片晶體管大幅提升性能，并能讓未來的 2nm 和 1nm 的實(shí)現(xiàn)成為可能。

　　根據(jù)之前的資料，三星的 GAA 技術(shù)，是他們與 IBM 共同合作的結(jié)果。

　　IBM Research 方面表示，公司從事 GAA 晶體管研究已有十多年了，其設(shè)備架構(gòu)已從單納米線（ single nanowire ）發(fā)展到堆疊納米片（ stacked nanosheet）。2015 年，IBM 研究人員在 S3S 會議上發(fā)表了第一篇納米片論文，首次為“納米片”命名。IBM Research 方面生成，公司將繼續(xù)與合作伙伴緊密合作，以加速從 FinFET 到納米片晶體管的行業(yè)過渡。

　　IBM Research 指出，公司的卓越設(shè)備架構(gòu)利用了 Gate all around（GAA）的堆疊納米片，從而解決了 FinFET 在真正的 5 納米（nm）節(jié)點(diǎn)及以后所面臨的若干挑戰(zhàn)。

　　對晶體管的未來發(fā)展有了解的讀者，一定會發(fā)現(xiàn) IBM 在這里并沒有使用之前大家所討論的納米線，而是從 2017 年開始采用了納米片.針對這個問題,IBM 硅集成和器件總監(jiān) Huiming Bu 之前在接受 IEEE 采訪的時候提到，這主要與納米片可以帶來 pre-finFET 的優(yōu)勢有關(guān)。他指出，設(shè)計(jì)人員以前通過改變晶體管的寬度來提升操作速度或能源效率，而不是改變 finFET 晶體管中的硅的量.因?yàn)楹笳咭馕吨挂恍捀L而另一些更短。但由于制造的限制，鰭狀硅片必須高度相同，所以這是不可能實(shí)現(xiàn)的。

　　為此 IBM 采用了寬度可以做到 8 到 50 納米之間的納米片。他們指出，：“更寬的納米片性能更好，但是需要更高的功耗。寬度較小的納米片雖然性能較差，但可以減少功耗。”

　　IBM 方面首先表示，使用這些晶體管，能帶來更好的計(jì)算性能和更低的功耗，這主要與 GAA 中能提供更好的靜電控制和更高的封裝密度有關(guān)。他們表示 NanoSheet 提供了更好的功率性能設(shè)計(jì)點(diǎn)。與目前晶圓廠中可用的最新，最出色的 7nm FinFET 技術(shù)相比，NanoSheet 技術(shù)在相同功率下的性能提高了 25％ 以上，在相同性能下的功耗節(jié)省了 50％ 以上，IBM 方面強(qiáng)調(diào)。

　　其次，多樣化的 sheet 具有更簡化的設(shè)計(jì)。同時，借助極紫外光刻（EUV）技術(shù)，Nanosheet 技術(shù)能給 AI 和 5G 時代帶來一種更好的計(jì)算機(jī)產(chǎn)品設(shè)備體系結(jié)構(gòu)。這可以實(shí)現(xiàn)更加通用的設(shè)備設(shè)計(jì)，因?yàn)榭梢詫⒕哂胁煌ǖ罍贤ǖ募{米片設(shè)備共集成在同一芯片中，以進(jìn)一步優(yōu)化功耗和性能。

　　第三，溝通厚道控制；IBM 方面表示，增大 NanoSheet 堆棧溝道層可以創(chuàng)建用于溝道構(gòu)造的原子級控件。FinFET 不可能實(shí)現(xiàn)這種精確的溝道厚度控制，因?yàn)樗怯晒饪碳夹g(shù)與 RIE 結(jié)合定義的，其局部和全局工藝變化遠(yuǎn)高于外延厚度變化。

　　在早前舉辦的 IEDM 上，IBM 的三位研究員 Zhang Jingyun、Ruqiang Bao 和 Nicolas Loubet 也對 Nanosheet 的未來發(fā)展提出了他們的解決方案。

　　Zhang Jingyun 表示，由于擁有優(yōu)異的靜電性能，所以納米片 GAA 器件可以實(shí)現(xiàn)極高的柵極長度（Lmet）。除了寬的 Sheet 外，Lmet 縮放對于滿足高性能計(jì)算需求也至關(guān)重要。為了在如此高比例的 Lmet 下獲得良好的短溝道性能，控制 sub-fin 泄漏至關(guān)重要。而 IBM 的研究人員則通過在 S / D 和柵極區(qū)域下方插入電介質(zhì)層，從而消除了比例縮放的 Lmet 的 sub-channel 泄漏，從而開發(fā)了完整的底部電介質(zhì)隔離（BDI）方案。此外，此功能還減少了寄生電容，并為 GAA 納米片技術(shù)提供了額外的功率和性能改進(jìn)。

FinFET 和納米片的 TEM 截面

　　Ruqiang Bao 也強(qiáng)調(diào)，在 GAA 納米片溝道結(jié)構(gòu)中，由于存在片對片間距（Sheet-to-sheet spacing：Tsus），柵極區(qū)域已演化為 4D。HPC 等應(yīng)用也要求晶體管在滿足多個閾值電壓要求的同時控制 Tsus 厚度。而 IBM 研究人員已經(jīng)發(fā)明了新穎的工藝和集成方案，以實(shí)現(xiàn)多種偶極厚度以實(shí)現(xiàn)無體積占用的多 Vt（即無體積多 Vt），從而實(shí)現(xiàn)了非常薄的 Tsus。此外，研究人員發(fā)明了一種在寬 sheet 圖案化期間控制金屬柵極邊界的方法，從而解決了納米片技術(shù)的一個基本問題。

　　Nicolas Loubet 則指出，GAA 納米片技術(shù)的獨(dú)特結(jié)構(gòu)特征是在設(shè)備體系結(jié)構(gòu)中形成了（Inner Spacer。我們開發(fā)了一種新穎的各向同性（ novel isotropic）干法蝕刻技術(shù)，以對硅（> 150：1）和電介質(zhì)（> 1000：1）的極高選擇性來精確控制橫向硅鍺蝕刻。

　　此外，這種卓越的蝕刻工藝可在溝道釋放過程中使用，可提供極低的溝道厚度變化以及靜電和電阻變化，這對于優(yōu)化高性能計(jì)算堆疊納米片器件的功率/性能至關(guān)重要。

　　突破常見的馮諾依曼瓶頸：內(nèi)存內(nèi)計(jì)算

　　進(jìn)入了 AI 時代之后，AI 任務(wù)對計(jì)算性能的需求越來越高，傳統(tǒng)的計(jì)算和存儲分開的架構(gòu)因?yàn)閹挼南拗?，在?shù)據(jù)交換和實(shí)時處理上面臨嚴(yán)峻的挑戰(zhàn)。為此，業(yè)界在探索一種被稱為內(nèi)存內(nèi)計(jì)算（In Memory Computing）的方案，IBM 方面推出的基于相變存儲（PCM）的內(nèi)存方案則是其中的一種。

　　IBM 方面表示，PCM 單元的主要優(yōu)勢在于它可以處理大多數(shù)繁重的數(shù)據(jù)處理，而無需將數(shù)據(jù)傳輸?shù)?CPU 或 GPU，從而能以較低的能源開銷實(shí)現(xiàn)了更快的處理。從介紹我們得知， IBM 的 PCM 單元將用作 CPU 加速器，就像 Microsoft 用來加速 Bing 并增強(qiáng)其機(jī)器學(xué)習(xí)能力的現(xiàn)場可編程門陣列（FPGA）芯片一樣。

　　據(jù) IBM 稱，其研究表明，在某些條件下，其 PCM 芯片可以以模擬方式運(yùn)行以執(zhí)行計(jì)算任務(wù)，并具有與四位 FPGA 存儲器芯片相當(dāng)?shù)木龋芎膮s降低了 80 倍。

　　但我們也應(yīng)該清晰認(rèn)識到，模擬 PCM 硬件的不足之處在于，它不能用于高精度計(jì)算。幸運(yùn)的是數(shù)字 CPU 和 GPU 都可以使用，IBM 認(rèn)為混合架構(gòu)可以達(dá)到平衡，從而提供更快的性能，更高的效率和精度。而該設(shè)計(jì)會將大部分處理留給內(nèi)存，然后將較輕的負(fù)載移交給 CPU 進(jìn)行一系列精度校正.

　　而在 2017 年，IBM 科學(xué)家展示了用于人工智能應(yīng)用的存內(nèi)計(jì)算方案。IBM Research 宣布其科學(xué)家已經(jīng)證明，運(yùn)行在一百萬個相變存儲器（PCM）設(shè)備上的無監(jiān)督機(jī)器學(xué)習(xí)算法已成功地在未知數(shù)據(jù)流中發(fā)現(xiàn)了時間相關(guān)性。IBM 方面表示，與最先進(jìn)的經(jīng)典計(jì)算機(jī)相比，該原型技術(shù)有望在速度和能源效率方面提高 200 倍，使其非常適合為超密集，低功耗和大規(guī)模并行計(jì)算系統(tǒng)提供支持 AI 中的應(yīng)用程序。

　　據(jù)介紹，研究人員在測試中使用的是由碲化鍺銻合金制成的 PCM 設(shè)備，該設(shè)備堆疊并夾在兩個電極之間。當(dāng)科學(xué)家向材料施加微小電流時，他們會對其進(jìn)行加熱，從而將其狀態(tài)從非晶態(tài)（具有無序的原子排列）改變?yōu)榻Y(jié)晶態(tài)（具有有序的原子排列）。IBM 研究人員已使用結(jié)晶動力學(xué)來進(jìn)行適當(dāng)?shù)挠?jì)算。

　　從 IBM 的介紹我們得知，利用硫族化物玻璃的獨(dú)特性能，相變存儲怒可以顧名思義地改變其狀態(tài)。硫?qū)倩锊ＡЬ哂袃蓚€不同的物理相：高電導(dǎo)的結(jié)晶相和低電導(dǎo)的非晶相。這兩個階段共存于存儲元件中。PCM 元件的電導(dǎo)率可以通過小的電脈沖進(jìn)行增量調(diào)制，這將改變元件中的非晶區(qū)。

　　然后，總電阻由非晶區(qū)的大小確定，原子排列用于編碼信息。IBM 指出：“因此，它不是像數(shù)字世界那樣記錄 0 或1，而是將狀態(tài)記錄為兩者之間值的連續(xù)體——模擬世界。” IBM 指出。

　　但 IBM 方面強(qiáng)調(diào)，由于其低功耗要求，高能效和高可靠性，模擬技術(shù)非常適合邊緣 AI。模擬加速器它將推動 AI 硬件加速的發(fā)展路線圖超越常規(guī)數(shù)字方法的范圍。但是，盡管數(shù)字 AI 硬件正在爭相降低精度，但迄今為止，模擬一直受到其相對較低的固有精度的限制，從而影響了模型精度。為此開發(fā)了一種新技術(shù)來對此進(jìn)行補(bǔ)償，從而為模擬芯片實(shí)現(xiàn)了最高的精度。

　　據(jù)介紹，他們是通過一種稱為 Proj-PCM 的新穎方法提高了 PCM 存儲精度和穩(wěn)定性，該方法是在與相變段平行的位置插入一個非絕緣的投影段。在寫過程中，投影段對設(shè)備的操作影響最小。然而，在讀取期間，編程狀態(tài)的電導(dǎo)值主要由投影段確定，這明顯不受電導(dǎo)變化的影響。這使得 Proj-PCM 設(shè)備可以實(shí)現(xiàn)比以前的 PCM 設(shè)備更高的精度。

　　這就是他們在 2018 年推出的一種基于相變存儲器（PCM）的 8 位“模擬”芯片的新設(shè)計(jì)。

　　據(jù)了解，盒子中的存儲材料的電導(dǎo)隨其物理狀態(tài)而變化，可以使用電脈沖進(jìn)行修改。這就是 PCM 能夠執(zhí)行計(jì)算的方式。因?yàn)闋顟B(tài)可以是 0 到 1 之間連續(xù)區(qū)域的任何位置，所以將其視為模擬值的原因之一。

　　但我們同時也應(yīng)該看到，相變存儲器（PCM）等新興技術(shù)的使用仍然帶來重大挑戰(zhàn)。他們很容易受到噪聲，電阻漂移，響應(yīng)于電刺激的非對稱和非線性電導(dǎo)率變化的影響以及可靠性問題。為了解決這些問題，來自 Almaden，Yorktown Heights，東京和蘇黎世的實(shí)驗(yàn)室的 IBM 研究人員開發(fā)了新設(shè)備，新算法、體系結(jié)構(gòu)解決方案，新穎的模型訓(xùn)練技術(shù)以及完整的定制設(shè)計(jì)。

　　世界上最小的 DRAM 單元

　　據(jù) IBM 介紹，由于其出色的存儲密度和低成本，DRAM 通常可以實(shí)現(xiàn)主存儲器的功能。DRAM 的高存儲密度源于其架構(gòu)的簡單性。DRAM 的存儲單元也只是由 MOSFET 晶體管和電容器組成。

　　盡管 DRAM 是計(jì)算機(jī)的主存儲器，但通常不集成在 CPU 芯片上，而是作為一個與高速總線連接的獨(dú)立芯片而存在。而我們通常用 SRAM 來制作 CPU 芯片上的內(nèi)存（通常稱為高速緩存）。SRAM 不需要電容器，并且有比 DRAM 更高的速度運(yùn)行。SRAM 的缺點(diǎn)則是存儲密度較低。然而，用于 CPU 處理和電容器形成的制造技術(shù)已經(jīng)變得非常專業(yè)。那就意味著在 CPU 芯片上嵌入 DRAM 已經(jīng)沒有了吸引力。

　　IBM 表示，過去的二十年中，人們一直在嘗試擺脫電容器，從而進(jìn)一步減少 DRAM 單元的面積和制造成本。而為了進(jìn)一步縮小尺寸，拆掉電容器幾乎已成為當(dāng)務(wù)之急。這就要求做到在不減少可存儲電荷量的情況下，縮小 cell 的橫向尺寸，那就留出了一條可供制造的途徑，即：使電容器“藏”得更深。

　　但 IBM 指出，從長遠(yuǎn)來看，這是一個瓶頸，這不僅是由于幾何（geometrical）約束，而且還因?yàn)?ldquo;孔”（well）頂部的電荷積累使使用整個存儲容量更具挑戰(zhàn)性。而將電荷存儲在晶體管主體中已被認(rèn)為是進(jìn)一步縮小尺寸的最佳策略。研發(fā)人員已經(jīng)使用硅對無電容器 DRAM cell 的不同變體進(jìn)行了實(shí)驗(yàn)研究。但是很少有人關(guān)注基于替代半導(dǎo)體材料的類似概念。在 2019 年的《自然電子雜志上》，IBM 展示了有史以來最小的無電容器 DRAM，其存儲單元長度只有 14 納米。

　　這是一個單晶體管，無電容器的 DRAM cell，它使用晶體管主體作為一種電容器，其中的電荷（在這種情況下為空穴）被臨時存儲在其中。電子空穴從晶體管主體的注入和抽出使得能夠調(diào)節(jié)晶體管的靜電行為，從而導(dǎo)致兩個不同的電流水平。像 InGaAs 這樣的 III-V 材料通常具有比硅更小的帶隙，而硅原則上具有在低得多的電壓下工作的潛在優(yōu)勢。反過來，這轉(zhuǎn)化為可能更低的功耗。

　　IBM 方便表示，他們已經(jīng)證明了無電容器 MSDRAM cell 的柵極長度為 14 納米的可行性。通過使用晶體管本體來存儲電子空穴數(shù)量，我們能夠獲得對應(yīng)于二進(jìn)制狀態(tài) 0 和 1 的兩個不同的電流電平。而該存儲器概念的實(shí)驗(yàn)實(shí)現(xiàn)證實(shí)了 TCAD 仿真獲得的結(jié)果。

　　與基于硅的實(shí)現(xiàn)相比，IBM 使用 InGaAs 的新穎概念為實(shí)現(xiàn) DRAM 存儲器的積極小型化提供了一條有希望的途徑，同時還降低了功耗。從有關(guān)性能指標(biāo)（例如保留時間）的這一概念進(jìn)一步改進(jìn)的潛力，而 IBM 艱辛存在可行的策略來實(shí)現(xiàn)這些改進(jìn)。

　　其實(shí)以上技術(shù)只是 IBM 研究項(xiàng)目的冰上一角，在 IBM Research 的博客上，他們還介紹了他們利用晶體半導(dǎo)體磷化鎵制成高性能光子器件的發(fā)展。他們表示，這項(xiàng)工作代表了在芯片上集成半導(dǎo)體材料的光處理方面的突破，打開了可能對信息技術(shù)和計(jì)算的未來產(chǎn)生重大影響的眾多應(yīng)用之門。其他如量子計(jì)算機(jī)、為深度學(xué)習(xí)加速器而提出的一種稱為電化學(xué)隨機(jī)存取存儲器或 ECRAM 的創(chuàng)新性非易失性存儲器和首款可在室溫下工作的可級聯(lián)全光晶體管等都是 IBM 研究人員在探索的未來。

　　相信在這些研究人員的努力下，整個產(chǎn)業(yè)會在瓶頸限制下找到一條新的出路。

總結(jié)

以上是生活随笔為你收集整理的IBM正在研究的芯片“黑科技”的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。