實驗四

? 1、參照代碼，把后級計數器的計數范圍改為0-15。
? 2、把計數器的0-15計數值經過譯碼，在DE0 的HEX LED上顯示成0-9-A-F的十六 進制數
? 3、修改時間基準發生器，設計一個使用2個HEXLED，精度為0.1秒，范圍為0-9.9秒的計時秒表。
? 4、自行設計上面計時器的附加控制功能（清零、暫停）。
1、參照代碼，把后級計數器的計數范圍改為0-15。
2、把計數器的0-15計數值經過譯碼，在DE0 的HEX LED上顯示成0-9-A-F的十六 進制數
時間基準模塊計時器設計如下：

帶使能端的計時器設計如下：

譯碼器設計如下：




3、修改時間基準發生器，設計一個使用2個HEXLED，精度為0.1秒，范圍為0-9.9秒的計時秒表。
4、自行設計上面計時器的附加控制功能（清零、暫停）。
時間基準模塊計時器設計如下：

帶使能端的計時器設計如下：

譯碼器設計如下：



實驗結果演示如下：

總結

以上是生活随笔為你收集整理的FPGA实验四——时间基准电路和带使能的多周期计数器的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。