Makefile指導手冊

????Make 在執行的時候，要需要一個Makefile的文件，Makefile文件主要描述了一個工程編譯的，連接的規則。就像鏈子一樣，一個連著一個，makefile所需要做的就是判斷那些文件需要連接編譯，哪些不需要編譯。

舉個例子:

????hello:test2.o test3.o

????test2.o:test2.c

????????gcc -c test2.c

????test3.o:test3.c

????????gcc -c test3.c

????.PHONE:clean

????clean:

????rm -rf ?test2.o test3.o

?

Makefile的規則

Target ：prerequisites

Command

目標? 依賴？命令？

~ ??????????????????????make文件變量

在makefile中，存在系統默認的自動化變量

1、$^:代表所有的依賴文件

2、$@:代表目標

3、$<:代表第一個依賴文件

Hello:main.o func1.o func2.o

gcc main.o func1.o func2.o -o hello

=>

Hello:main.o func1.o func2.o

gcc $^ -o $@

******************************************************??????????????????????????????????????????????????????????????????

轉載于:https://blog.51cto.com/godwithme/1906479

總結

以上是生活随笔為你收集整理的嵌入式_makefile简单语法介绍的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。