【数字逻辑设计】多级组合逻辑电路减少硬件
生活随笔
收集整理的這篇文章主要介紹了
【数字逻辑设计】多级组合逻辑电路减少硬件
小編覺(jué)得挺不錯(cuò)的,現(xiàn)在分享給大家,幫大家做個(gè)參考.
使用兩級(jí)邏輯時(shí),一些邏輯函數(shù)需要大量的硬件。一個(gè)典型的例子是多輸入的異或門函數(shù)。
我們先用兩級(jí)邏輯建立一個(gè)三輸入異或門電路:
首先,我們發(fā)現(xiàn)對(duì)于多輸入異或門,奇數(shù)個(gè)數(shù)輸入為真時(shí)輸出為真。
下面是一個(gè)三輸入異或門真值表,帶圈的行輸出為真。
我們可以讀出與或式邏輯: Y = A ′ B ′ C + A ′ B C ′ + A
總結(jié)
以上是生活随笔為你收集整理的【数字逻辑设计】多级组合逻辑电路减少硬件的全部?jī)?nèi)容,希望文章能夠幫你解決所遇到的問(wèn)題。
- 上一篇: 【Java】带你走进Debug的世界
- 下一篇: 洛谷 P5742、P5743、P5744