---

FPGA中計數器設計探索，以計數器為32位為例：

第一種方式，直接定義32位計數器。

reg [31:0]count;

quartus ii 下的編譯，資源消耗情況。

85C模型下的時鐘頻率。

?

0C模型下的時鐘頻率。

?

chip planner下資源分布情況。

第二種方式，定義2個16位計數器。

reg [15:0]count1，count2;

quartus ii 下的編譯，資源消耗情況。

85C模型下的時鐘頻率。

?

0C模型下的時鐘頻率。

?

chip planner下資源分布情況

從上述兩種情況來看，結合C4內部LAB的結構，兩種方式消耗資源一樣多，兩種模型下的時鐘頻率比較接近。

值得注意的是，以上測試是在資源足夠頻率不高的條件下測試的。根據經驗，當資源使用較多，時鐘頻頻較高時，建議使用方式二。

---

版權所有權歸卿萃科技?杭州FPGA事業部，轉載請注明出處

作者：杭州卿萃科技ALIFPGA

原文地址：杭州卿萃科技FPGA極客空間 微信公眾號

---

掃描二維碼關注杭州卿萃科技FPGA極客空間

---

?

轉載于:https://www.cnblogs.com/alifpga/p/8706239.html

總結

以上是生活随笔為你收集整理的FPGA中计数器设计探索的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。