eda技术试卷_《EDA技术》试题及答案
第
1
頁
共
7
頁
一、
簡答題：
(
30
分，每小題
5
分)
1.
CPLD
和
FPGA
有什么差異？在實際應用中各有什么特點？
答：差異：
(
1
)
CPLD
：復雜可編程邏輯器件，
FPGA
：現(xiàn)場可變成門陣列；
(
2
)
CPLD
：基于乘積項技術的確定
型結(jié)構(gòu)，
FPGA
：基于查找表技術的統(tǒng)計型結(jié)構(gòu)
;
(
3
)
CPLD
：
5500?~?50000
門，
FPGA
：
1K?~?10M
門
。
實際應用中各自的特點：
CPLD
適用于邏輯密集型中小規(guī)模電路，編程數(shù)據(jù)不丟失，延遲固定，時序穩(wěn)定；
FPGA
適用于數(shù)據(jù)密集型大規(guī)模電路，需用專用的
ROM
進行數(shù)據(jù)配置，布線靈活，但時序特性不穩(wěn)定
2.
簡述
VHDL
語言中端口模式
IN
，
OUT
，
BUFFER
和
INOUT
各自的特點及
OUT
，
BUFFER
與
INOUT
的主要區(qū)別？
答：端口模式中各自的含義與特點為：
IN
：輸入，只讀；
OUT
：輸出，只寫；
BUFFER
：帶反饋的輸出，可讀可
寫；
INOUT
：雙向，可讀可寫。
OUT
，
BUFFER
，
INOUT
各自的區(qū)別：
OUT
模式下的信號，在程序中只能作為對象被賦值，不能作為源賦給其
他信號；
BUFFER
模式下的信號，在程序中既可作為對象被賦值，又可作為源賦給其他信號，對象和源是同時發(fā)
生，是同一個信號；
INOUT
模式下的信號，雙向傳輸，同樣既做對象又可作源，但對象和源不是同一個信號。
3.
VHDL
中有哪
3
種數(shù)據(jù)對象？詳細說明它們的功能特點以及使用場所。
3
種數(shù)據(jù)對象為：常量、信號、變量。
各自的功能特點和使用場所：
常量：代表電路中一個確定的數(shù)，如電源、地等。全局量，信號變量使用的地方都可用
信號：代表電路中的某一條硬件連接線，包括輸入、輸出端口，信號賦值存在延遲。
全局量，使用場所：
architecture
、
package
、
entitiy
。
變量：代表電路中暫存某些值的載體。變量賦值不存在延遲。
局部量，使用場所：
process
、
function
、
procedure
。
4.
數(shù)字頻率計功能是測量被測信號的頻率，測量頻率的基本原理是什么？實現(xiàn)的主要邏輯模塊有那些？
答：頻率計測量頻率的基本原理是：
1
秒時間內(nèi)代測信號的脈沖個數(shù)
。
實現(xiàn)頻率計邏輯功能的主要模塊有：
時間基準產(chǎn)生電路
：提供
1
秒中的準確計數(shù)時間信號；
計數(shù)脈沖形成電路
：將被測信號變換為可計數(shù)的窄脈沖，其輸出受閘門脈沖的控制。
計數(shù)顯示電路：
對被測信號進行計數(shù)，顯示被測信號的頻率
5.
VHDL
的基本結(jié)構(gòu)及每部分的基本功能？
答：
VHDL
的基本結(jié)構(gòu)由：
庫(
Library
)
、程序包(
Package
)
、實體(
Entity
)
、結(jié)構(gòu)體(
Architecture
)
和配置(
Configuration
)幾部分組成。
每部分的基本功能為：
庫(
Library
)
：用來存儲預先完成的程序包和數(shù)據(jù)集合體的倉庫。以供設計者對一些統(tǒng)一的語言標準或數(shù)據(jù)格式進
行調(diào)用。
總結(jié)
以上是生活随笔為你收集整理的eda技术试卷_《EDA技术》试题及答案的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： 时间序列的预处理
- 下一篇： 93没有了_杭州1米93程序员征婚贴火了