数字电路是如何搭建的
數(shù)字電路，用數(shù)字信號完成對數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路，由于它具有邏輯運(yùn)算和邏輯處理功能，所有又稱數(shù)字邏輯電路。數(shù)字電路內(nèi)部集成了各種門電路、觸發(fā)器，故又稱為數(shù)字集成電路，門電路和觸發(fā)器構(gòu)成各種組合邏輯電路和時序邏輯電路，以支持?jǐn)?shù)字信號處理功能。
百度百科：數(shù)字電路
一. 門電路
組成數(shù)字電路的基本單元是門電路，門電路又分為與門，或門，非門，與非門，或非門，異或門等。其中與門，或門，非門是三種基本的門電路，分別對應(yīng)與或非三種基本邏輯運(yùn)算，它們的相互組合就能夠?qū)崿F(xiàn)所有的邏輯運(yùn)算。例如，與門與非門組合成與非門，或門與非門組合成或非門，與或非門可組合成加法器，加法器又可組合成乘法器，等等。另外，與門+非門可以組成或門，或門+非門可以組成與門，而與門+或門無法組成非門，所以，最基本的門電路其實(shí)是兩種即與門和非門，或者或門和非門，但人們一般還是說三種，這樣邏輯比較清晰。
1.1 CMOS門電路
CMOS（Complementary Metal Oxide Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體，百度百科：CMOS）是構(gòu)成現(xiàn)代大規(guī)模集成電路的基本單元。在CMOS集成電路中，以MOSFET（Metal -
Oxide - Semiconductor Field - Effect Transistor，金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管，簡稱MOS管）作為開關(guān)器件。
關(guān)于MOS管的基礎(chǔ)知識可參考維基百科（需科學(xué)上網(wǎng)，百度百科上講的不太行）：金屬氧化物半導(dǎo)體場效應(yīng)管，這里只作簡單介紹。
MOS管有四種類型：
N溝道增強(qiáng)型，需要在GS間加正壓使管子導(dǎo)通，不工作時，管子是關(guān)斷狀態(tài)，稱為常斷
P溝道增強(qiáng)型，需要在GS間加負(fù)壓使管子導(dǎo)通，常斷
N溝道耗盡型，需要在GS間加負(fù)壓使管子關(guān)斷，不工作時，管子是導(dǎo)通狀態(tài)，稱為常通
P溝道耗盡型，需要在GS間加正壓使管子關(guān)斷，常通
1.1.1 CMOS反相器
CMOS中的C是互補(bǔ)的意思，顧名思義，CMOS由兩個MOS管組成，上管T1是P溝道增強(qiáng)型MOS管，下管T2是N溝道增強(qiáng)型MOS管，如下圖所示。
v1為高時，下管導(dǎo)通上管截止，v0為低；v1為低時，上管導(dǎo)通下管截止，v0為高。所以CMOS結(jié)構(gòu)使得輸入輸出電平翻轉(zhuǎn)，起到反相的作用，故CMOS又稱為CMOS反相器。另外，CMOS結(jié)構(gòu)總會有一個管子是截止態(tài)，而截止電阻極高，因此CMOS的靜態(tài)功耗極小，這是CMOS最突出的一大優(yōu)點(diǎn)。
顯然，CMOS就是一個非門。
1.1.2 CMOS與非門和或非門
CMOS與非門結(jié)構(gòu)如下圖所示，它有由個并聯(lián)的P溝道增強(qiáng)型MOS管T1、T3，和兩個串聯(lián)的N溝道增強(qiáng)型MOS管T2、T4組成。
分析一下A，B 與 Y 的關(guān)系，如下表：
| A = 0，B = 0 | 導(dǎo)通 | 關(guān)斷 | 導(dǎo)通 | 關(guān)斷 | 1 |
| A = 0，B = 1 | 導(dǎo)通 | 關(guān)斷 | 關(guān)斷 | 導(dǎo)通 | 1 |
| A = 1，B = 0 | 關(guān)斷 | 關(guān)斷 | 導(dǎo)通 | 關(guān)斷 | 1 |
| A = 1，B = 1 | 關(guān)斷 | 導(dǎo)通 | 關(guān)斷 | 導(dǎo)通 | 0 |
顯然，Y 和 A、B 之間是與非關(guān)系，即 Y = (A · B)’ 。
CMOS與非門后面再接CMOS非門即可構(gòu)成CMOS與門。
CMOS或非門結(jié)構(gòu)如下圖，它由兩個并聯(lián)的N溝道增強(qiáng)型MOS管T2、T4，和兩個串聯(lián)的P溝道增強(qiáng)型MOS管T1、T3組成。
分析同與非門，Y 和 A、B 之間是或非關(guān)系，即 Y = (A + B)’ 。
1.1.3 CMOS傳輸門
利用P溝道MOS管和N溝道MOS的互補(bǔ)性可以接成CMOS傳輸門，如下圖所示。左側(cè)展示了CMOS傳輸門的組成，右側(cè)為CMOS傳輸門的邏輯符號。
其中，T1是N溝道增強(qiáng)型MOS管，T2是P溝道增強(qiáng)型MOS管，T1和T2的源極相連作為傳輸門的輸入端，漏極相連作為傳輸門的輸出端。C與C‘是一對互補(bǔ)的控制信號。
當(dāng)C=1，C’=0時，傳輸門導(dǎo)通；反之，當(dāng)C=0，C‘=1時，傳輸門截止。
顯然，CMOS傳輸門的輸入和輸出是對稱的，所以傳輸門屬于雙向器件，它的輸入和輸出可以互易使用。
利用CMOS傳輸門和CMOS反相器可以組成各種復(fù)雜的邏輯電路，如異或門、數(shù)據(jù)選擇器、寄存器、計(jì)數(shù)器等。下圖展示了用傳輸門和反相器搭建的異或門電路，Y = A ⊕ B。
傳輸門的另一個重要用途是作模擬開關(guān)，用來傳輸連續(xù)變化的模擬電壓信號。這一點(diǎn)無法用一般的邏輯門實(shí)現(xiàn)。模擬開關(guān)由一個CMOS傳輸門和一個CMOS反相器組成，如下圖所示。顯然，這個模擬開關(guān)也是雙向器件。
1.1.4 其它CMOS門電路
CMOS除了構(gòu)成基本的與門，或門，非門外，還有各種變種，包括OD門，CMOS傳輸門，CMOS三態(tài)門等。顯然，CMOS可以通過組合實(shí)現(xiàn)各種數(shù)字邏輯功能。
1.1.5 COMS門電路總結(jié)
CMOS門電路主體只由MOS管構(gòu)成，在需要保護(hù)電路等功能電路時才需要二極管、電阻、電容等元件，所以要集成CMOS門電路只需要關(guān)注MOS管的集成，相較后文介紹的TTL門電路，集成更加簡單。另外，CMOS中兩個串聯(lián)的MOS管總是互補(bǔ)導(dǎo)通，即至少有一個MOS管是截止的，所以CMOS的靜態(tài)功耗很小，通俗來說就是，沒有什么元件時刻在消耗能量即使不工作（這種元件一般是電阻）。功耗是電路集成的瓶頸問題，功耗小意味著集成度可以更大，即芯片中的MOS管數(shù)量或者說門數(shù)量可以更多，這也是CMOS門電路的最突出優(yōu)勢之一。
1.2 TTL門電路
TTL（Transistor-Transistor Logic，晶體管-晶體管邏輯，維基百科：晶體管-晶體管邏輯）是除了CMOS集成電路外另一種應(yīng)用廣泛的邏輯門數(shù)字集成電路。舊時兩者相比較TTL主要是速度快，CMOS則是速度慢，但省電、成本比TTL低。隨著CMOS技術(shù)的進(jìn)步，其反應(yīng)速度已經(jīng)超越TTL。而且CMOS內(nèi)部不具有制作麻煩的電阻，可以說TTL幾乎沒有發(fā)展。目前TTL主要應(yīng)用于教育或是較簡單的數(shù)字電路。
顧名思義，TTL由晶體管構(gòu)成，這里的晶體管指的是雙極型晶體管。需要指出晶體管有兩類：場效應(yīng)管即MOS管 和 雙極型晶體管，所以你說數(shù)字電路由晶體管集成而來沒有問題，區(qū)別就是是CMOS集成的，還是TTL集成的。
1.2.1 雙極性晶體管
雙極性晶體管（bipolar transistor），全稱 雙極性結(jié)型晶體管（bipolar junction transistor，BJT），也有書籍稱其為雙極型晶體管，“性” 和 “型” 不同，但其實(shí)指的是一個東西。因?yàn)檫@種晶體管工作時同時涉及電子和空穴兩種載流子的流動，因此名稱中帶有雙極性，也稱為 雙極性載流子晶體管。三極性晶體管的結(jié)構(gòu)中有三個電極，所以又被稱為雙極性三極管，簡稱為三極管。額，感覺很亂，總結(jié)一下：
三極管 = 雙極性三極管 = 雙極性晶體管 = 雙極性載流子晶體管 = 雙極性結(jié)型晶體管 = BJT，其中的“性”換成“型”意思一樣。
三極管有三個電極，分別是基極（base），集電極（collector）和 發(fā)射極（emitter）。三極管有兩種類型，NPN型 和 PNP型，結(jié)構(gòu)如下圖所示。
1.2.2 三極管反相器
由三極管和電阻可組成反相器即非門，如下圖所示，其中，VCC為正壓，VEE為負(fù)壓。
當(dāng)輸入A為高電平時，三極管T導(dǎo)通，輸出Y等于導(dǎo)通電阻與電阻Rc的串聯(lián)分壓，因?qū)娮柽h(yuǎn)小于Rc，所以Y為低電平；
當(dāng)輸入A為低電平時，三極管T截止，輸出Y等于截止電阻與電阻Rc的串聯(lián)分壓，因截止電阻遠(yuǎn)大于Rc，所以Y為高電平。
1.2.3 TTL反相器
TTL反相器即TTL集成電路中的非門，其結(jié)構(gòu)如下圖所示。電路有三部分組成：T1、R1 和 D1組成輸入級，T2、R2 和 R3組成的倒相級，T4、T5、D2 和 R4組成的輸出級。
當(dāng)輸入Vi = 0 時，T1導(dǎo)通，T2基極是低電平，T2關(guān)斷，T5基極被電阻R3拉到低電平，T5關(guān)斷，T4基極被R2拉到高電平，T4導(dǎo)通，輸出Vo = 1。
當(dāng)輸入Vi = 1時，T1仍然導(dǎo)通，T2基極是高電平，T2導(dǎo)通，T5基極高電平T5導(dǎo)通，由于D2的存在T4的發(fā)射極是高電平，T4關(guān)斷，輸出Vo = 0。
綜上，此電路起到了將輸入反相的作用，Y = A‘。
1.2.4 TTL與非門和或非門
TTL與非門如下圖。此電路實(shí)現(xiàn) Y = (A · B)’。單配TTL非門即可實(shí)現(xiàn)與門。
TTL或非門如下圖。此電路實(shí)現(xiàn) Y = (A + B)’。單配TTL非門即可實(shí)現(xiàn)或門。
1.2.5 其它TTL門電路
除了基本與門，或門，非門外，TTL還有OC門（對應(yīng)CMOS的OD門），TTL三態(tài)門等。
1.2.6 TTL門電路總結(jié)
從以上的TTL門電路結(jié)構(gòu)可以看出，TTL門電路有電阻，二極管和三極管這三種基本元件構(gòu)成。
二. 組合邏輯電路
數(shù)字電路按功能劃分有兩種，組合邏輯電路（Combinational Logic Circuit）和 時序邏輯電路（Sequential Logic Circuit）。組合邏輯電路很好理解，輸出時刻只跟隨輸入信號的變化，要實(shí)現(xiàn)某種邏輯的輸出，只需要與或非三種基本門電路組合即可實(shí)現(xiàn)。
幾種常用的組合邏輯電路：
三. 時序邏輯電路
時序邏輯電路與組合邏輯電路有些不同，輸出并非時刻跟隨輸入的變化，而是在時鐘信號有效（高電平）時，才根據(jù)此刻的輸入決定輸出。簡單來說就是時鐘有效期的輸入決定輸出，在時鐘無效期內(nèi)，無論輸入如何變化輸出都不會改變。這種功能相當(dāng)于給電路增加了一個使能端，這個使能信號就是時鐘。
時序邏輯電路是由各種觸發(fā)器搭配基本門電路實(shí)現(xiàn)的。在理解時序邏輯電路硬件如何實(shí)現(xiàn)之前，我們需要先了解何為觸發(fā)器，
3.1 觸發(fā)器
觸發(fā)器，flip-flop，能夠存儲1位二值信號的基本單元電路。觸發(fā)器必須具備兩個基本特點(diǎn)：
根據(jù)觸發(fā)方式的不同，觸發(fā)器可分為電平觸發(fā)器，脈沖觸發(fā)器和邊沿觸發(fā)器三類，D觸發(fā)器是觸發(fā)器中最基本也是應(yīng)用最廣的一種觸發(fā)器，其它邏輯功能的觸發(fā)器（JK觸發(fā)器，T觸發(fā)器）都可以用D觸發(fā)器和基本門電路搭建得到，下文將以D觸發(fā)器為例，介紹觸發(fā)器的基本結(jié)構(gòu)。
3.1.1 電平觸發(fā)D觸發(fā)器
電平觸發(fā)D觸發(fā)器結(jié)構(gòu)如下：
若D=1，則CLK變?yōu)楦唠娖揭院笥|發(fā)器輸出Q=1，CLK回到低電平以后，無論輸入D的值如何變化，觸發(fā)器保持Q=1不變，即鎖住了高電平時期D的值；D=0同理。顯然，在一個低電平-高電平的時鐘周期內(nèi)，Q的值取決于CLK為高電平的最后時間D的值，在整個CLK高電平器件，Q的值會隨著D的值不斷變化，Q值的一直變化會降低觸發(fā)器工作的可靠性，人們希望每個CLK周期輸出端只變化一次。
3.1.2 邊沿觸發(fā)D觸發(fā)器
通過電平觸發(fā)D觸發(fā)器的級聯(lián)可以解決上述問題，結(jié)構(gòu)如下：
CLK1通過CLK經(jīng)過一個非門得到，CLK低電平的最后Q1鎖住D的值；CLK2 = CLK，在CLK高電平的期間，CLK1為低電平，所以這段時間Q1的值保持不變并傳遞給Q2，所以最后的Q = Q2 = CLK高電平時的Q1 = CLK低電平最后的D。總結(jié)來說，CLK上升沿Q鎖住D的值。因此，這是一個上升沿觸發(fā)的D觸發(fā)器。CMOS中的邊沿觸發(fā)器主要采用這種電路結(jié)構(gòu)。
3.2 幾種常見的時序邏輯電路
在了解了觸發(fā)器之后，通過幾種常見的時序電路，我們來實(shí)際感受一下，觸發(fā)器如何將它們搭建出來。
3.2.1 寄存器
寄存器（Register）用來寄存一組二進(jìn)制代碼/數(shù)據(jù)，因?yàn)橐粋€觸發(fā)器能存儲1位二進(jìn)制，那么用N個觸發(fā)器組合就能存儲一組N位二進(jìn)碼。有4個D觸發(fā)器并聯(lián)組成的4位寄存器如下圖所示，它可以一次存儲4位二進(jìn)制。
3.2.2 移位寄存器
移位寄存器（Shift Register）除了具有存儲二進(jìn)制的功能外，還具有移位功能。移位寄存器可實(shí)現(xiàn)二進(jìn)制的串行-并行轉(zhuǎn)換、數(shù)值的運(yùn)算等功能。一種由4個D觸發(fā)器級聯(lián)組成的4位移位寄存器結(jié)構(gòu)如下圖所示：
時鐘信號CLK的上升沿可以認(rèn)為是同時到達(dá)4各D觸發(fā)器的，而觸發(fā)器的輸出端狀態(tài)更新需要一段延遲時間，所以第一個CLK上升沿，Q0的存儲到輸入D1的狀態(tài)，但Q1只能存儲Q0的舊狀態(tài)，而不能存儲到新狀態(tài)。以此類推，需要4個CLK上升沿，Q3，Q2，Q1，Q0 = Di_1，Di_2，Di_3，Di_4。這就實(shí)現(xiàn)了把四個周期的串行輸入轉(zhuǎn)換成并行輸入。
3.2.3 其它時序邏輯電路
其它常見的還有計(jì)數(shù)器，信號發(fā)生器等，它們實(shí)現(xiàn)起來就比寄存器復(fù)雜很多，但歸根結(jié)底，都是觸發(fā)器配合門電路實(shí)現(xiàn)的。
四. 總結(jié)
上文我們介紹了數(shù)字電路中最基本的元件-門電路，現(xiàn)今廣泛使用的門電路工藝有兩種，一種是CMOS工藝，它利用MOS管的開關(guān)特性組成各種門電路；另一種是TTL工藝，它主要利用三極管的開關(guān)特性和電阻組成門電路。數(shù)字電路按功能可劃分為組合邏輯電路和時序邏輯電路，其中組合邏輯中只存在門電路，輸出只由此刻的輸入唯一決定；而時序邏輯電路由觸發(fā)器和門電路共同組合（雖然觸發(fā)器本質(zhì)上也是門電路搭建的，但它是一種帶有輸出反饋的門電路，一般都把它和基本的與或非門電路分開）。
總結(jié)來說，數(shù)字電路是由各種門電路構(gòu)成的，如果一種器件能夠搭建出與或非三種門電路，那么它就可以搭建出數(shù)字電路。從功耗，性能，集成度等各方面考慮，現(xiàn)代數(shù)字電路主要是由兩種半導(dǎo)體管子搭建成的，即由MOS管集成得到的CMOS電路，以及有三極管和電阻集成得到的TTL電路。現(xiàn)今，因?yàn)镃MOS在功耗和制程等方面的巨大優(yōu)勢，大規(guī)模的數(shù)字電路基本都是CMOS電路，TTL電路相較來說已經(jīng)沒落，目前只有一些較簡單和較老的芯片在使用TTL。
五. 參考
總結(jié)
以上是生活随笔為你收集整理的数字电路是如何搭建的的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。
- 上一篇： FPGA的发展历史及相关名词解释
- 下一篇： Vivado关联第三方编辑器-Vscod