一、課程介紹：

　　從7系列FPGA開(kāi)始，Xilinx提出了Vivado Design Suite設(shè)計(jì)軟件，提供全新構(gòu)建的SoC 增強(qiáng)型、以 IP 和系統(tǒng)為中心的下一代開(kāi)發(fā)環(huán)境，以解決系統(tǒng)級(jí)集成和實(shí)現(xiàn)的生產(chǎn)力瓶頸。同時(shí)，Xilinx專(zhuān)門(mén)針對(duì)Vivado推出了UltraFast 設(shè)計(jì)方法。UltraFast設(shè)計(jì)方法能加快面市步伐，快速調(diào)節(jié)數(shù)據(jù)源、約束條件與設(shè)置，以便精確預(yù)測(cè)設(shè)計(jì)進(jìn)度。具體來(lái)說(shuō)，UltraFast涵蓋：電路板與器件規(guī)劃、設(shè)計(jì)創(chuàng)建和 IP 集成、實(shí)現(xiàn)和設(shè)計(jì)收斂、配置和硬件調(diào)試這4個(gè)方面。

　　課程講師來(lái)自相關(guān)領(lǐng)域科研一線，具有扎實(shí)的理論功底和豐富的實(shí)踐經(jīng)驗(yàn)。課程內(nèi)容結(jié)合了國(guó)外同類(lèi)培訓(xùn)課程內(nèi)容和培訓(xùn)講師的科研教學(xué)實(shí)踐，理論豐富，實(shí)驗(yàn)合理，具有非常強(qiáng)的系統(tǒng)性和實(shí)用性，可以引導(dǎo)學(xué)員快速提高FPGA數(shù)字系統(tǒng)設(shè)計(jì)水平，更快創(chuàng)建設(shè)計(jì)，縮短開(kāi)發(fā)時(shí)間，降低開(kāi)發(fā)成本。

二、主辦單位：

中國(guó)高科技產(chǎn)業(yè)化研究會(huì)智能信息處理分會(huì)

北京中際賽威文化發(fā)展有限公司

北京中際孚歌科技有限公司

北京中際榮威科技有限公司

三、研修時(shí)間：2019年8月30-31日(29日?qǐng)?bào)到) ?

四、研修地點(diǎn)：上海(具體地點(diǎn)及路線圖詳見(jiàn)報(bào)到通知)

五、培訓(xùn)對(duì)象：

　　課程適合于FPGA器件進(jìn)行科研和產(chǎn)品開(kāi)發(fā)具有中等以上水平及對(duì)7系列FPGA有一定了解及熟悉的工程技術(shù)人員，也適合于相關(guān)專(zhuān)業(yè)領(lǐng)域具有相當(dāng)水平的教師和研究生。

六、工具平臺(tái)：

硬件平臺(tái)：XUP Nexys4 DDR板卡 ?

軟件平臺(tái)：vivado 2018

七、授課形式：本課程采用理論講解與上機(jī)練習(xí)相結(jié)合的方式

八、授課大綱

7.1 ?7系列和Ultrascale的FPGA特征

• 7系列和Ultrascale的FPGA電源、配置電路；

• 7系列和Ultrascale的FPGA管腳分配策略；

• 7系列和Ultrascale的FPGA系統(tǒng)設(shè)計(jì)方法和策略，

• 時(shí)鐘和管腳分配技巧；

• 7系列和Ultrascale的FPGA和ZYNQ系統(tǒng)注意事項(xiàng)；

• 典型工程實(shí)例剖析；

7.2 ?Vivado入門(mén)實(shí)踐

• Vivado先進(jìn)性說(shuō)明以及開(kāi)發(fā)模式；

• Vivado環(huán)境下時(shí)序與管腳約束XDC說(shuō)明與實(shí)例；

• Vivado代碼管理模式；

• Vivado開(kāi)發(fā)流程：創(chuàng)建工程、IP核、仿真、綜合、實(shí)現(xiàn)、下載以及硬件調(diào)試；

• Vivado FPGA驗(yàn)證工具，平面視圖、時(shí)序分析、腳本技術(shù)等高級(jí)設(shè)計(jì)方法；

• 基于Vivado的加密可靠性設(shè)計(jì)；

• 用戶(hù)自定義IP核的開(kāi)發(fā)、集成和調(diào)用；

• 典型實(shí)例輔助設(shè)計(jì)；

7.3 ?UltraFast 設(shè)計(jì)方法

• 管腳分配和PCB板卡設(shè)計(jì)建議；

• FPGA代碼建議技巧，涉及最基本的寄存器、狀態(tài)機(jī)、調(diào)試邏輯、ROM和RAM以及DSP架構(gòu)；

• 參數(shù)、屬性和約束的綜合使用，打造可維可測(cè)的高效代碼；

• Vivado設(shè)計(jì)和實(shí)現(xiàn)策略以及自頂向下/自下向上設(shè)計(jì)流程剖析，簡(jiǎn)要說(shuō)明傳統(tǒng)模式和動(dòng)態(tài)可重構(gòu)差異；

• 綜合、實(shí)現(xiàn)屬性以及腳本相結(jié)合的高效FPGA設(shè)計(jì)方法；

7.4 ?Tcl腳本開(kāi)發(fā)

• Tcl語(yǔ)言基礎(chǔ)，包括Tcl背景和語(yǔ)法、在Vivado IDE使用Tcl腳本、Tcl的“鉤子”腳本；

• 基于Tcl定制Vivado實(shí)現(xiàn)流程：用Tcl定制實(shí)現(xiàn)流程、增量流程設(shè)計(jì)；

• 基于Tcl的工程模式開(kāi)發(fā)流程；

• 基于Tcl的無(wú)工程模式開(kāi)發(fā)流程；

九、授課講師：

　　田老師：工學(xué)博士，畢業(yè)于北京郵電大學(xué)信號(hào)與信息處理專(zhuān)業(yè)。目前主要從事無(wú)線通信中的信號(hào)處理研究工作，負(fù)責(zé)和參與過(guò)多個(gè)百萬(wàn)門(mén)級(jí)FPGA(從Virtex 2 Pro到目前的7系列芯片)開(kāi)發(fā)項(xiàng)目，包括WCDMA基站原型機(jī)、VPX架構(gòu)信號(hào)處理平臺(tái)等重大科研項(xiàng)目，部分設(shè)計(jì)已投入市場(chǎng)，取得了較大的經(jīng)濟(jì)效益。此外，編寫(xiě)了多本Xilinx大學(xué)合作計(jì)劃指定教材，涉及Xilinx公司最新版本的開(kāi)發(fā)軟件使用教程。主講過(guò)多場(chǎng)培訓(xùn)，深受學(xué)員好評(píng)。

十、收費(fèi)標(biāo)準(zhǔn)：3500元/人，含資料、午餐、課時(shí)費(fèi)、證書(shū)。

十一、課程咨詢(xún)：010-64113137

總結(jié)

以上是生活随笔為你收集整理的vivado 如何创建工程模式_基于Vivado的FPGA高性能开发研修班2019年8月30日上海举行...的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。