1 速度和面積

在全面優化水平將達到速度和面積RTL要利用邏輯拓撲的優勢。

供ＦＰＧＡ由于在后端而言缺乏知識，門級優化。普通情況下更高的速度要求更高的并行性以及更大的面積，可是在某些特殊情況下并非這樣。由于FPGA的布局布線具有二階效應。

直到布局布線完畢。工具才會知道器件的擁堵或者布線的困難，可是這時實際邏輯拓撲已經被提交，假設我們的優化選項設置為速度，那么當實現后器件過于擁擠而無法布局布線時，布局布線工具進而會產生附加邏輯。從而是實際速度更慢。因此當FPGA的資源利用率接近100%時進行面積的優化將獲得更快的速度。

2 利用綜合工具提供的資源共享選項，能夠實現一些互不相容的并且類似的操作，某些時候可能會減少面積，比如

assign outdata=isel?idata1+idata2:idat2+idata3; 沒有設置資源共享選項時實現例如以下：

打開資源共享設置后：

3 流水線、又一次定時和寄存器平衡

a 寄存器平衡不應該用于非關鍵路徑。

b 帶有不同復位類型的相鄰觸發器會阻止寄存器平衡。

c 約束又一次同步寄存器，使其不被其它寄存器平衡影響。

4 有限狀態機的編譯

? 採用標準編碼的狀態機會被編譯器識別而且又一次優化。

? 對于狀態機，驅動異步輸出時應該採用格雷碼，格雷碼產生例如以下圖所看到的：

編譯器會自己主動去除沒用的狀態。假設要求安全就別非常高。打開安全模式。無效的狀態產生時將會產生一個復位信號。

5 黑匣子，黑匣子被放在優化模塊的網表或者布局圖的坐席。它包括在實現流程中的較后的設計總。

假設要求黑匣子時應該給出I/O的時序模型。

6物理綜合提供綜合和布局圖之間的緊密聯系。

版權聲明：本文博主原創文章，博客，未經同意不得轉載。

總結

以上是生活随笔為你收集整理的FPGA综合优化的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。