?今天在師兄那里聽說，modelsim仿真和modelsim_altera仿真時有些區別的，我所遇到的區別是：

1.modelsim能夠對verilog和vhdl的混合編程進行仿真，而modelsim_altera只能進行單一語言（verilog或者vhdl）進行仿真

2.modelsim的ip核需要在第一次使用時需要進行預編譯，而modelsim_altera則不需要對ip核庫進行編譯（因為內部已經編譯好的）

預編譯的步驟：

tools——>launch EDA simulation library compiler，如下圖

?tool name：第三方仿真工具，Executable location:所使用的第三方軟件的安裝路徑

在Available? families選擇要編譯的庫，

Output directory：選擇的是編譯后的庫的存放路勁（其中alter_lib_10是自己建的文件夾）

總結

以上是生活随笔為你收集整理的modelsim与modelsim_altera使用的一些区别的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。