摘要：

李亞民教授長(zhǎng)期從事計(jì)算機(jī)原理和體系結(jié)構(gòu)的教學(xué)與研究,他的新書(shū)《計(jì)算機(jī)原理與設(shè)計(jì)--VerilogHDL版》講述計(jì)算機(jī)原理,計(jì)算機(jī)設(shè)計(jì)以及如何用VerilogHDL實(shí)現(xiàn)設(shè)計(jì).主要內(nèi)容包括:計(jì)算機(jī)基礎(chǔ)知識(shí)及性能評(píng)價(jià)方法;數(shù)字電路及VerilogHDL簡(jiǎn)介;計(jì)算機(jī)加,減,乘,除及開(kāi)方的各種算法(包括WallaceTree快速乘法器和Newton-Raphson及Goldschmidt除法和開(kāi)方算法)及其VerilogHDL實(shí)現(xiàn);指令系統(tǒng)結(jié)構(gòu)和ALU及多端口寄存器堆的VerilogHDL設(shè)計(jì);單周期,多周期和流水線(xiàn)CPU的VerilogHDL設(shè)計(jì);精確中斷和異常處理及其電路實(shí)現(xiàn);浮點(diǎn)算法及帶有浮點(diǎn)部件FPU的流水線(xiàn) CPU的VerilogHDL設(shè)計(jì);多線(xiàn)程CPU的VerilogHDL設(shè)計(jì):存儲(chǔ)器,Cache和虛擬存儲(chǔ)器管理以及帶有Cache,TLB和FPU的CPU設(shè)計(jì);多核CPU的VerilogHDL設(shè)計(jì);異步通信接口UART,PS/2鍵盤(pán)與鼠標(biāo)接口,視頻圖像陣列VGA接口,12C串行總線(xiàn)接口和PCI并行總線(xiàn)接口的VerilogHDL設(shè)計(jì);高性能計(jì)算機(jī)及互聯(lián)網(wǎng)絡(luò)設(shè)計(jì).書(shū)中的VerilogHDL源代碼基本上都附有功能仿真波形,以便加深對(duì)計(jì)算機(jī)原理的理解和對(duì)計(jì)算機(jī)設(shè)計(jì)方法的掌握. 《計(jì)算機(jī)原理與設(shè)計(jì)--VerilogHDL版》可用作高等院校計(jì)算機(jī)及信息專(zhuān)業(yè)本科生和研究生教材,也可供自學(xué)者閱讀.

展開(kāi)

總結(jié)

以上是生活随笔為你收集整理的计算机原理与设计verilog pdf,计算机原理与设计: Verilog HDL版的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。