原文：http://www.dzdlt.com/components/2010082728887.html

74LS160 芯片同步十進(jìn)制計(jì)數(shù)器（直接清零）
?·用于快速計(jì)數(shù)的內(nèi)部超前進(jìn)位
?·用于n 位級(jí)聯(lián)的進(jìn)位輸出
?·同步可編程序
?·有置數(shù)控制線
?·二極管箝位輸入
?·直接清零
?·同步計(jì)數(shù)
?本電路是由4 個(gè)主從觸發(fā)器和用作除2計(jì)數(shù)器及計(jì)數(shù)周期長(zhǎng)度為除5的3位2進(jìn)制計(jì)數(shù)器所用的附加選通所組成。有選通的零復(fù)位和置9輸入。為了利用本計(jì)數(shù)器的最大計(jì)數(shù)長(zhǎng)度（十進(jìn)制），可將B輸入同QA 輸出連接，輸入計(jì)數(shù)脈沖可加到輸入A上，此時(shí)輸出就如相應(yīng)的功能表上所要求的那樣。LS90可以獲得對(duì)稱的十分頻計(jì)數(shù)，辦法是將QD 輸出接到A輸入端，并把輸入計(jì)數(shù)脈沖加到B輸入端，在QA輸出端處產(chǎn)生對(duì)稱的十分頻方波。

74LS161同步四位二進(jìn)制計(jì)數(shù)器（直接清零）
74LS162同步十進(jìn)制計(jì)數(shù)器（同步清零）
74LS163同步四位二進(jìn)制計(jì)數(shù)器（同步清零）
?·用于快速計(jì)數(shù)的內(nèi)部超前進(jìn)位
?·用于n 位級(jí)聯(lián)的進(jìn)位輸出
?·同步可編程序
?·有置數(shù)控制線
?·二極管箝位輸入
?·直接清零
?·同步計(jì)數(shù)
?原理：這種同步可預(yù)置四位二進(jìn)計(jì)數(shù)器是由四個(gè)D 型觸發(fā)器和若干個(gè)門電路構(gòu)成，內(nèi)部有超前進(jìn)位，具有計(jì)數(shù)、置數(shù)、禁止、直接（異步）清零等功能。對(duì)所有觸發(fā)器同時(shí)加上時(shí)鐘，使得當(dāng)計(jì)數(shù)使能輸入和內(nèi)部門發(fā)出指令時(shí)輸出變化彼此協(xié)調(diào)一致而實(shí)現(xiàn)同步工作。這種工作方式消除了非同步（脈沖時(shí)鐘）計(jì)數(shù)器中常有的輸出計(jì)數(shù)尖峰。緩沖時(shí)鐘輸入將在時(shí)鐘輸入上升沿觸發(fā)四個(gè)觸發(fā)器。這種計(jì)數(shù)器是可全編程的，即輸出可預(yù)置到任何電平。當(dāng)預(yù)置是同步時(shí)，在置數(shù)輸入上將建立一低電平，禁止計(jì)數(shù)，并在下一個(gè)時(shí)鐘之后不管使能輸入是何電平，輸出都與建立數(shù)據(jù)一致。清除是異步的（直接清零），不管時(shí)鐘輸入、置數(shù)輸入、使能輸入為何電平，清除輸入端的低電平把所有四個(gè)觸發(fā)器的輸出直接置為低電平。有了超前進(jìn)位電路后，無(wú)須另加門，即可級(jí)聯(lián)出n位同步應(yīng)用的計(jì)數(shù)器。它是借助于兩個(gè)計(jì)數(shù)使能輸入和一個(gè)動(dòng)態(tài)進(jìn)位輸出來(lái)實(shí)現(xiàn)的。兩個(gè)計(jì)數(shù)使能輸入（ENP 和ENT）計(jì)數(shù)時(shí)必須是高電平，且輸入ENT必須正反饋，以便使能動(dòng)態(tài)進(jìn)位輸出。因而被使能的動(dòng)態(tài)進(jìn)位輸出將產(chǎn)生一個(gè)高電平輸出脈沖，其寬度近似等于QA 輸出高電平。此高電平溢出進(jìn)位脈沖可用來(lái)使能其后的各個(gè)串聯(lián)級(jí)。使能ENP 和ENT 輸入的跳變不受時(shí)鐘輸入的影響。電路有全獨(dú)立的時(shí)鐘電路。改變工作模式的控制輸入（使能ENP、ENT 或清零）縱使發(fā)生變化，直到時(shí)鐘發(fā)生為止，都沒(méi)有什么影響。計(jì)數(shù)器的功能（不管使能、不使能、置數(shù)或計(jì)數(shù)）完全由穩(wěn)態(tài)建立時(shí)間和保持時(shí)間所要求的條件來(lái)決定。

引腳功能表：

PE	Parallel Enable (Active LOW) Input并行啟用（低電平）輸入
P0–P3	Parallel Inputs并行輸入
CEP	Count Enable Parallel Input 計(jì)數(shù)啟用并行輸入
CET	Count Enable Trickle Input計(jì)數(shù)啟用涓流輸入
CP	ClOCk (Active HIGH Going Edge) Input時(shí)鐘輸入
MR	Master Reset (Active LOW) Input主復(fù)位（低電平）輸入
SR	Synchronous Reset (Active LOW) Input同步復(fù)位（低電平）輸入
Q0– Q3	Parallel Outputs (Note b)并行輸出（注b ）
TC	Terminal Count Output (Note b)終端計(jì)數(shù)輸出（注b ）

選擇開(kāi)關(guān)方式真值表：

*SR	PE	CET	CEP	?工作模式
L	X	X	X	RESET (Clear)清零
H	L	X	X	LOAD (Pn? Qn)置數(shù)
H	H	H	H	COUNT (Increment)計(jì)數(shù)
H	H	L	X	NO CHANGE (Hold)保持（不變）
H	H	X	L	NO CHANGE (Hold)保持（不變）

?

?圖2 74LS160/74LS161/74LS162/74LS163 引腳圖

?

圖2 74LS160/74LS161/74LS162/74LS163 邏輯圖

????????圖3 74LS160/74LS161/74LS162/74LS163? 狀態(tài)圖 Count Enable = CEP ? CET ? PE TC for LS160A & LS162A = CET ? Q0 ? Q1 ? Q2 ? Q3 TC for LS161A & LS163A = CET ? Q0 ? Q1 ? Q2 ? Q3 Preset = PE ? CP + (rising clock edge) Reset = MR (LS160A & LS161A) Reset = SR ? CP + (rising clock edge) (LS162A & LS163A) 交流波形圖：

???? 圖1 時(shí)鐘到輸出延遲計(jì)數(shù)???????????? 圖2 主復(fù)位輸出延遲，主復(fù)位 ???????????? ?時(shí)鐘頻率，脈沖寬度?????????????????脈沖寬度，和主復(fù)位恢復(fù)時(shí)間 ????????????????????????

Recommended Operating Conditions建議操作條件：

Symbol 符號(hào)	Parameter 參數(shù)	-	最小值	典型	最大值	UNIT 單位
VCC	Supply Voltage 電源電壓	54LS	4.5	5.0	5.5	V
		74LS	4.75	5.0	5.25
TA	Operating Ambient Temperature Range 操作環(huán)境溫度范圍	54LS	–55	25	125	℃
		74LS	0	25	70
IOH	Output Current — High 輸出電流-高電平	54,74	-	-	–0.4	mA
IOL	Output Current — Low 輸出電流-低電平	54LS	-	-	4.0	mA
		74LS	-	-	8.0

LS160A and LS161A直流特性工作溫度范圍（除非另有說(shuō)明）
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

PE, CET?? –0.8 IOS Short Circuit Current短路電流(Note1) –20 - –100 mA VCC = 最大 ICC Power Supply Current電源電流 Total, Output HIGH 總輸出高電平電流 - - 31 mA VCC = 最大 Total, Output LOW總輸出低電平電流 32

LS162A LS163A直流特性工作溫度范圍（除非另有說(shuō)明）
DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified) 　

Symbol 符號(hào)	Parameter 參數(shù)			Limits限制范圍			單位	Test Conditions 測(cè)試條件
				最小	典型	最大
VIH	Input HIGH Voltage輸入高電平電壓			2.0	-	-	V	Guaranteed Input HIGH Voltage for All Inputs
VIL	Input LOW Voltage輸入低電平電壓	54	-		-	0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74	-		-	0.8
VIK	Input Clamp Diode Voltage鉗位二極管輸入電壓			-	–0.65	–1.5	V	VCC = 最小, IIN = –18 mA
VOH	Output HIGH Voltage輸出高電平電壓	54	2.5		3.5	-	V	VCC = 最小, IOH = 最大, VIN = VIH CC OH IN IH or VIL per Truth Table真值表
		74	2.7		3.5	-
VOL	Output LOW Voltage 輸出低電平電壓	54, 74	-		0.25	0.4	V	IOL=4.0mA	VCC = VCC 最小, VIN = VIL or VIH VIN = VIL or VIH per Truth Table真值表
		74	-		0.35	0.5		IOL=8.0mA
IIH	Input HIGH Current 輸入高電平電流						μA	VCC = 最大, VIN = 2.7 V
	Data, CEP, ClOCk			-	-	20
	PE, CET, SR			-	-	40
	Data, CEP, ClOCk			-	-	0.1	mA	VCC = 最大, VIN = 7.0 V
	PE, CET, SR			-	-	0.2
IIL	Input LOW Current Data輸入低電平電流						?	-
	CEP, ClOCk, PE, SR			-	-	–0.4	mA	VCC = 最大, VIN = 0.4 V
	CET			-	-	–0.8
IOS	Short Circuit Current(Note 1)短路電流			–20	-	-100	mA	VCC = 最大
ICC	Power Supply Current電源電流?						mA	VCC = 最大
	Total,Output HIGH 總輸出高電平電流			-	-	31
	Total,Output LOW 總輸出低電平電流			-	-	32

?AC CHARACTERISTICS (TA = 25℃)交流特性

Symbol 符號(hào)	Parameter 參數(shù)	Limits限制范圍			UNIT 單位	Test Conditions 測(cè)試條件
		最小	典型	最大
fMax	Maximum Clock Frequency最大時(shí)鐘頻率	25	32	-	MHz	VCC=5.0V CL=15pF
tPLH tPHL	Propagation Delay傳播延遲 ClOCk 到 TC	-	20	35	ns
			18	35
tPLH tPHL	Propagation Delay傳播延遲 ClOCk 到 Q	-	13	24	ns
			18	27
tPLH tPHL	Propagation Delay傳播延遲 CET 到 TC	-	9.0	14	ns
			9.0	14
tPHL	MR or SR to Q MR 或 SR 到 Q	-	20	28	ns

AC SETUP REQUIREMENTS 交流安裝要求(TA = 25℃)

Symbol 符號(hào)	Parameter 參數(shù)	Limits限制范圍			UNIT 單位	Test Conditions 測(cè)試條件
		最小	典型	最大
tWCP	ClOCk Pulse Width Low低電平時(shí)鐘脈沖寬度	25	-	-	ns	VCC = 5.0 V
tW	MR 或 SR 脈沖寬度	20	-	-	ns
ts	Setup Time, other*設(shè)置時(shí)間	20	-	-	ns
ts	Setup Time 設(shè)置時(shí)間PE 或 SR	25	-	-	ns
th	Hold Time, data保持時(shí)間，數(shù)據(jù)	3	-	-	ns
th	Hold Time, other保持時(shí)間，其他	0	-	-	ns
trec	Recovery Time 恢復(fù)時(shí)間MR 到 CP	15	-	-	ns

?????????????????????? 圖4 74LS161應(yīng)電路---LED矩陣電路

總結(jié)

以上是生活随笔為你收集整理的74ls160/74ls161中文资料介绍的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。