本次主要是對(duì)經(jīng)典題目的匯總，如果想看對(duì)知識(shí)點(diǎn)的匯總，可以看我另一篇博客：微電子電路——期末總結(jié)

一、緒論

1、第一個(gè)晶體管發(fā)明年份？：1947
2、發(fā)明者當(dāng)時(shí)供職于哪家公司？：bell lab
3、第一塊集成電路發(fā)明年份？：1958
4、發(fā)明者當(dāng)時(shí)供職于哪家公司？：TI
5、第一臺(tái)計(jì)算機(jī)誕生年份？：1946
6、發(fā)明者當(dāng)時(shí)供職于哪家公司？：bell lab
7、第一個(gè)mos管誕生年份？：1960
8、cmos管誕生年份？：1963

二、基本元件

1、考慮標(biāo)準(zhǔn)0.13μm CMOS工藝下NMOS管，零襯偏時(shí)閾值電壓VT=0.3V，柵氧厚度為tox=260nm，襯底摻雜濃度NA=2×1017cm-3，襯底接地。如果源極VS=0.3V時(shí)，室溫下NMOS管閾值電壓變化多少？
這道題主要考察閾值電壓公式：

重點(diǎn)是我們需要根據(jù)他給出來(lái)的值來(lái)計(jì)算體效應(yīng)系數(shù)

其中的ε是常量，q也是常量，而Na題目中已經(jīng)給出，我們需要計(jì)算的僅僅是刪氧化層的電容，根據(jù)公式：

綜上可以計(jì)算出體效應(yīng)系數(shù)，然后需要計(jì)算兩個(gè)費(fèi)米能級(jí)φ，費(fèi)米能級(jí)的公式為：

其中的KT/q是常溫下的熱電壓，ni是本證載流子的濃度，都是應(yīng)該給出來(lái)的常量，代入計(jì)算即可。由于源極電壓VS=0.3，那么源底電壓=-0.3，帶入最初的共識(shí)，便可以計(jì)算出最終的閾值電壓
這道題很難，但要知道，在考試的時(shí)候，所有的公式，常量老師都會(huì)給出來(lái)的，重點(diǎn)是我們?cè)趺从?#xff08;~~希望吧）。

2、考慮標(biāo)準(zhǔn)0.13μm CMOS工藝下NMOS管，寬長(zhǎng)比為W/L=0.26μm/0.13μm，柵氧厚度為tox=26?，室溫下電子遷移率μn=220cm2/V·s，閾值電壓VT=0.3V，計(jì)算VGS=1.0V，VDS=0.2V和1.0V時(shí)ID的大小。
這道題我們要算的是漏源電流的大小，首先根據(jù)給出的VGS和VT可以知道VGS>VT，而當(dāng)VDS=0.2的時(shí)候，VDS<VGS-VT，說(shuō)明此時(shí)處于線性區(qū)，使用公式：

相應(yīng)的，當(dāng)VDS=1的時(shí)候，VDS>VDS-VT，說(shuō)明此時(shí)處于飽和區(qū)，使用公式：

此時(shí)我們要計(jì)算的只不過(guò)是這個(gè)常數(shù)β，代入公式：

同樣，W和L已經(jīng)給出，μn也已經(jīng)給出，只有Ctox刪氧化層電容需要計(jì)算，代入公式：

至此，所有的參數(shù)已經(jīng)計(jì)算完畢，就可以得到漏電流的值。

各位可以看到，標(biāo)準(zhǔn)0.13μm的nmos管經(jīng)常出現(xiàn)，大家可以記一下他的ε的值或者Ctox刪氧化層電容的值，是3.98.8510^-14/tox，而tox的單位A是10^-8

3、以N型半導(dǎo)體為例，他的多數(shù)載流子是自由電子，即自由電子濃度n＞空穴濃度p，那么他是否保持電中性？為什么？
是保持電中性。
從微觀上講，不管是多子還是少子，都是在原子核之外而言的。就以題目中的N型半導(dǎo)體為例。由于N型半導(dǎo)體是摻雜了五族元素制作而成的，導(dǎo)致在晶格中存在較多的自由電子，構(gòu)成了多數(shù)載流子。
從宏觀上來(lái)看，本征半導(dǎo)體為電中性，摻雜也是電中性，故**所有電子（不管是不是自由電子）**的數(shù)目和原子核中質(zhì)子的數(shù)目是相等的，所以對(duì)外不顯電性。

4、在半導(dǎo)體中，哪些是帶正電的？：電離施主、空穴

5、在半導(dǎo)體中，哪些是帶負(fù)電的？：電離受主、自由電子

6、對(duì)一個(gè)半導(dǎo)體而言會(huì)有如下公式：
對(duì)于施主雜質(zhì)，可以認(rèn)為是電子數(shù)d=空穴數(shù)d+施主離子數(shù)。其中注意，這里的電子數(shù)并不等于n，而是僅僅由施主雜質(zhì)產(chǎn)生的電子。
對(duì)于受主雜質(zhì)，可以認(rèn)為是空穴數(shù)a=電子數(shù)a+受主離子數(shù)。其中注意，這里的空穴數(shù)并不等于p，而是僅僅由受主雜質(zhì)產(chǎn)生的空穴。

7、下圖的 MOS 晶體管各是什么類型，標(biāo)明每個(gè) MOS 晶體管的柵、源、漏極，分析它們的工作狀態(tài)，設(shè)所有晶體管的閥值電壓的絕對(duì)值都是 1V。

(a)增強(qiáng)型nmos，左為柵極，上位漏極，下為源極，VT=1V，VG-VT>VDS。工作于線性區(qū)
(b)增強(qiáng)型nmos，左為源極，上位柵極，下為漏極，VT=1V，VDS>VG-VT。工作于飽和區(qū)
?耗盡型nmos，左為柵極，上位漏極，下為源極，VT=-1V，VDS>VG-VT。工作于飽和區(qū)
(d)增強(qiáng)型pmos，左為柵極，上位源極，下為漏極，VT=-1V，VDS>VG-VT。工作于線性區(qū)

8、如圖所示，M1 和 M2 兩管串聯(lián)，且 VB < VG-VT < VA，請(qǐng)問(wèn)：
（1） 若都是 NMOS，它們各工作再什么狀態(tài)？
（2） 若都是 PMOS，它們各工作在什么狀態(tài)？
（3） 證明兩管串聯(lián)的等效導(dǎo)電因子是 Keff = K1K2/(K1 +K2)。

解：
（1）假定VC的值，根據(jù)VB<VG-VT<VA，可以得到兩種情況：
①M(fèi)1飽和且M2線性（VC<VG-VT）
②M1截止且M2飽和（VC>VG-VT）
假設(shè)M1截止、M2飽和，則上nmos電流為0，下nmos電流大于0，VC被下拉，電路處于非穩(wěn)態(tài)，所以VC會(huì)繼續(xù)下降到VC<VG-VT，使M1導(dǎo)通，M2線性，最終達(dá)到M1飽和，M2線性的狀態(tài)，此時(shí)為穩(wěn)態(tài)。
（2）同上，得出M1線性、M2飽和
（3）假設(shè)都是nmos管，由于VB<VG-VT<VA得到：
ID1=K1(VG-VT-VC)^2
ID2=K2[(VG-VT-VB)^2-(VG-VT-VC)2]
IDeff=Keff(VG-VT-VB)^2
由此可以得到：
又因?yàn)镮D1=ID2=IDeff
化簡(jiǎn)后可得Keff=K1K2/(K1 +K2)

三、反相器

1、對(duì)于W/L=20/1的晶體管，其 KP和KN分別是多少？

我們可以根據(jù)K值的公式：

題目中給出的K‘實(shí)際上就是除去了寬長(zhǎng)比的K值，即K‘=1/2μCox
所以，這道題已經(jīng)很簡(jiǎn)單了，直接代入公式就可以。

2、CMOS反相器中(W/L)P=(W/L)N時(shí)，KR為多少？ 計(jì)算這個(gè)KR值時(shí)，CMOS反相器由邏輯閾值點(diǎn)確定的最大噪聲容限為多少？（VDD=2.5V, VTN=0.6V, VTP=-0.6V）
這道題我們需要計(jì)算Kr=KN/KP，直接帶入公式可以求出大概為2.5

要計(jì)算最大噪聲容限，我們需要計(jì)算出轉(zhuǎn)換電平Vit的值，即公式：

此時(shí)我們已經(jīng)有所有的值，那么直接算出轉(zhuǎn)換電平的值，而最大噪聲容限是VDD-Vit與Vit之間的小值，可以計(jì)算出

3、求圖中反相器的最大電流？


想要計(jì)算最大電流說(shuō)明是雙飽和區(qū)的時(shí)候，即公式：

由于K‘都已經(jīng)給出，且VT都給出了，寬長(zhǎng)比在圖中給出分別是5/1和2/1，VDD為2.5V，那么就可以直接計(jì)算出此時(shí)的Vin，然后帶入等式兩邊任意一個(gè)就可以計(jì)算出此時(shí)的漏電流大小。

4、計(jì)算圖中反相器平均傳輸延遲tP，其中CL=1pF


想要計(jì)算平均延遲時(shí)間，我們需要用到公式：


題目中已經(jīng)給出了負(fù)載電容的值，高電平為2.5V，K值可計(jì)算，VT已經(jīng)給出，直接帶公式就可以。

四、基本單元電路

1、用靜態(tài) CMOS 電路:
(a) 實(shí)現(xiàn)兩輸入或非門
解：這道題可以看出，我們假設(shè)輸入是A和B，輸出為Y，此時(shí)nmos下拉電路負(fù)責(zé)A+B，pmos上拉電路負(fù)責(zé)!A·!B，或者可以通過(guò)真值表得到相同的結(jié)果，我們最終知道，或非的話，pmos是串聯(lián)的，nmos是并聯(lián)的

(b) 如果電路中各管的導(dǎo)電因子相同，即 KN=KP, VTN=-VTP，求輸入 A 和 B 同步變化下的 KN,eff, KP,eff, Vit；求輸入 A=0V,B 變化下的 KN,eff, KP,eff, Vit
解：這道題實(shí)際上就是讓我們求等效的但cmos電路，我們需要知道串聯(lián)和并聯(lián)時(shí)候的電流關(guān)系，一nmos模塊為例，并聯(lián)的時(shí)候，可有如下的電流關(guān)系


所以可以有

同理，對(duì)pmos上拉電路，由于是串聯(lián)的，同樣有


即

綜上，我們帶入求Vit的公式，就可以有如下的結(jié)果：
當(dāng)A和B都是高電平的時(shí)候

當(dāng)A是低電平，B變化的情況下，上述電路中MN1截止，只有MN2起作用，而MP1\MP2都起作用，此時(shí)有

帶入有

? 根據(jù)(b)的結(jié)果參考教材圖 4.1-9 試定性的畫出兩輸入或非門直流電壓傳輸特性
解：根據(jù)第二問(wèn)的結(jié)果我們知道，我們需要畫出兩條線，分別針對(duì)兩種情況，故此可以有：

2、 畫出利用靜態(tài)電路實(shí)現(xiàn)的電路圖，要求使用的 MOS 管最少；假定，NMOS 載流子遷移率為 PMOS 管的 2.5 倍，設(shè)計(jì)每個(gè)管子的寬長(zhǎng)比，使得電路在最壞情況下的上升時(shí)間和下降時(shí)間相等。（假設(shè) NMOS 工藝的最小 W/L 為 2/1）
解：首先我們要對(duì)上式進(jìn)行處理，化成這種形式的時(shí)候所用到的mos管是最少的

根據(jù)公式其中
要使得電路在最壞情況下的上升時(shí)間與下降時(shí)間相等，即需要使NMOS管的等效反相器寬長(zhǎng)比與PMOS管的等效反相器寬長(zhǎng)比滿足關(guān)系式：

這里指的是我們計(jì)算得到的等效mos管的寬長(zhǎng)比
最終我們可以得到這樣的電路

3、一位全加器的輸入為A,B,Cin,其中A,B為操作數(shù)，Cin為進(jìn)位輸入，設(shè)此一位全加器的進(jìn)位輸出為Cout 。
(a)請(qǐng)根據(jù) A, B, Cin 的不同邏輯取值真值表,列出的真值表；
解：

(b)根據(jù)上問(wèn)得到的真值表，選取下面正確的一些CMOS靜態(tài)電路的組件拼接成鏡像一位加法器的進(jìn)位電路。
解：
盡可能的讓輸出為0的一組，輸出為1的一組，如圖所示：

總結(jié)

以上是生活随笔為你收集整理的微电子电路——例题期末总结的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。