大概有4種方法可以修改xilinx ip xdc,本文主要指gt相關的位置約束（一般來說xilinx ip默認生成的pcie gt lane序和Verilog top Port的索引下標是反的）

對于ip通常xilinx是不允許（也不建議）用戶修改的，默認都是xdc都是read only的狀態。

對于ooc的ip,其內部的位置約束并不能直接在頂層用xdc進行覆蓋，如下：

?ug896也有對應的描述：

?

1,使用tcl（操作性差）

以上tcl是打開綜合后的網表，Layout->IO Planning手動調整需要的pin位置信息后自動生成的。

如果將其整理到tcl文件中，直接加在constrains文件下

?或者在implement->opt design 的tcl pre下

?都會有critical warning:

?但打開綜合后的網表看著結果好像是對的！

2,外部修改，內部disable

3,類似于2，直接disable

4,ip配置時直接將LOC約束disable（此方法最優）

參考：ug896-xilinx-ip.pdf

總結

以上是生活随笔為你收集整理的xilinx ip xdc修改的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。