頻率計實驗報告詳解

《EDA技術實用教程》

頻率計設計

(ＥＤＡ實驗報告)

實驗目的

學習并熟悉使用QuartusⅡ軟件。

掌握各頻率計各邏輯模塊的功能與設計方法。

實驗任務及要求

1、設計一個可測頻率的數字式頻率計，測量范圍為1hz-12Mhz

2、用層次化設計該電路，編寫各個功能模塊的程序

3、仿真各功能模塊，確定電路設計是否正確

4、完成電路設計后，通過在實驗系統中下載，驗證設計的正確性

實驗原理

頻率測量基本原理是計算每秒鐘內待測信號的脈沖個數。要求TESTCTL的計數使能信號TSTEN能產生一個1秒脈寬的周期信號，并對頻率計的每一計數器CNT10的ENA使能端進行同步控制。當TSTEN為高電平時，允許計數；為低電頻時停止計數，并保持其所計的脈沖信號。在停止計數期間，首先需要一個鎖存信號LOAD的上跳沿將計數器在前一秒的計數值鎖存進32位鎖存器REG32B中，并由周期性的清零信號并不斷閃爍。所存信號之后，必需有一清零信號CLR_CNT對計數器進行清零，為下一秒的計數做準備。測試控制信號發生器的工作時序如圖。為了產生這個時序圖，需首先建立一個由D觸發器構成的二分頻器，在每次時鐘CLK上沿到來時其值翻轉。

設計思路

設計一個測頻監控信號發生器TESTCTL

設計十進制計數器CNT10

設計一個32位鎖存器REG32B

頂層文件

實驗過程

新建文件夾EDA

創建工程：執行File -> New Project Wizard命令建立工程，命名為FERB

新建VHDL文件:執行File -> New…命令，選擇VHDL File

編輯VHDL文件:輸入VHDL程序，結束后另存文本文件File -> save as…為FERB。依次新建VHDL文件，分別保存程序

選擇FPGA目標芯片：選擇Assignments -> Device，選擇ACEX1K系列EP1K30TC144-1為目標芯片

擊Device and Pin Options在general-options中選擇Auto-restart configuration after error,在Configuration項選擇Passive Parallel synchronous,在Unused Pins項選擇As Output Ground。

選擇確認VHDL語言版本，在category -> Analysis & Synthesis Settings 一欄選擇VHDL

全程編譯，選擇Processing -> Start Compilation命令，啟動全程編譯

打開波形編輯器：選擇File -> New -> Vector Waveform File ，單擊OK，啟動波形編輯器

選擇Edit -> End Time 設置仿真時間

波形文件存盤：選擇File -> Save As命令，以默認名 存盤

選擇 View -> Utility Windows -> Node finder命令，在Filter下拉表中選擇“Pins:all”，然后單擊list按鈕，于是在下方的Node Found 窗口中出現工程中的所有端口引腳名。

將工程端口信號節點拖入波形編輯器中

仿真器參數： 選擇Assignment -> Settings ，在Category欄選擇Simulation Settings 在Select simulation options選擇Timing

選擇Processing -> Start Simulation 命令，直到出現Simulation was successful，仿真結束

應用RTL電路圖觀察器

選擇Tool -> Netlist Viewers命令，選擇RTL Viewer可看到生成的RTL級圖形。

選擇Tool -> Netlist Viewers命令，選擇Technology Map Viewer可看到FPGA底層的門級電路

引腳鎖定：選擇Assignments -> Assignment Editor 命令，在Category列表中選擇pin。

雙擊TO欄的NEW，出現要鎖定的管腳，雙擊Location 欄，確定對應的引腳號。管腳鎖定后需要重新編譯，選擇Processing -> Start Compilation命令，進行編譯

管腳鎖定：

NodePin1CLK542DOUT0303DOUT1314DOUT2325DOUT3336DOUT4367DOUT5378DOUT6389DOUT73910DOUT84111DOUT94212DOUT10651

總結

以上是生活随笔為你收集整理的quartus频率计 时钟设置_频率计实验报告.doc的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。