1、SRAM結構

SRAM常見的結構有兩種：四管二電阻結構和六管結構，分別如下圖所示，現在基本都用的六管結構。

?

?

6T：指的是由六個晶體管組成，如圖中的M1、M2、M3、M4、M5、M6。SRAM中的每一bit數據存儲在由4個場效應管（M1，M2，M3，M4）構成的兩個交叉耦合的反相器中。另外兩個場效應管（M5，M6）是存儲基本單元到用于讀寫的位線(Bit Line)的控制開關。

具體結構簡化示意如下：

?

?

?

2、SRAM引腳

?

SRAM地址信號沒有線序，可任意交換，因為不涉及到內部寄存器的配置，也沒有類似DRAM的刷新功能那樣的操作，雖然可以更換地址，但一般都將A0作為最高位來使用的。而SDRAM由于行列地址共用，且使用數量不一樣，寫配置數據時分別使用不同的地址線，因此不能交換！

數據引腳可以更換，但一般將I/O0作為最低位、將I/O7作為最高位使用。

器件的片選信號，雖然存在CE1#和CE2兩個信號，但它們是以AND條件選擇的。也就是說，只有當CE1為低電平且CE2為高電平時，器件才處于選擇狀態。如果不在選擇狀態，則其他輸入引腳的狀態將全部被忽略。

OE#（Output Enable輸出使能）。打開SRAM數據輸出緩沖器的信號。讀操作時，利用片選后的狀態（CE1#＝低電平；CE2＝高電平）指定地址，如果OE#為低電平，則在I/O引腳上將出現存儲器的內容，但必須事先將WE#設為高電平。

WE#（Write Enable寫使能）。向SRAM寫入的信號。在WE#上升時刻，數據被寫入到存儲器中。當WE#和OE#都為低電平時，WE#優先進行操作。也就是說，在OE#為低電平、保持向I/O引腳輸出數據的狀態中，如果將WE#設為低電平，I/O引腳將轉換為輸入模式。

?

3、SRAM的操作流程

SRAM的基本單元有3種狀態：standby(電路處于空閑)，reading(讀)和writing(寫)。SRAM的讀或寫模式必須分別具有"readability"（可讀）與"write stability"（寫穩定）。

?

?

3.1、Standby

當外界不訪問該單元時，字線WL處于低電平，此時作為控制用的M5與M6兩個晶體管處于斷路，把基本單元與位線隔離。由M1~M4組成的兩個反相器繼續保持其狀態，只要保持與高、低電平的連接。

?

3.2、Reading

假定存儲的內容為1，即在Q處的電平為高。讀周期之初，兩根位線預充值為邏輯1，隨后字線WL充高電平，使得兩個訪問控制晶體管M5與M6通路。第二步是保存在Q的值傳遞給位線BL在它預充的電位，而瀉掉nBL預充的值，這是通過M1與M5的通路直接連到低電平使其值為邏輯0(即Q的高電平使得晶體管M1通路)。在位線BL一側，晶體管M4與M6通路，把位線連接到VDD所代表的邏輯1(M4作為P溝道場效應管，由于柵極加了nQ的低電平而M4通路)。

如果存儲的內容為0，相反的電路狀態將會使nBL為1而BL為0。只需要nBL與BL有一個很小的電位差，讀取的放大電路將會辨識出哪根位線是1哪根是0。敏感度越高，讀取速度越快。

從存儲單元讀出“1”的過程是：

• 預充BL和nBL位線到“1”電平，此時WL字線處于低電平；

• 使WL字線為高電平，M5和M6導通；

• nBL通過M5和M1（單元存“1”時，M1一直處于導通狀態）迅速放電至“0”電平，M3仍然截止；

• VDD通過M4和M6對BL充電，使BL保持在“1”電平，M1仍然導通；

• 去掉字線WL上的高電平。

這樣就完成了從存儲單元讀出“1”的全過程，而且是非破壞性讀出。由于單元管的尺寸很小，而位線通過單元管放電的速度很慢，為了提高讀出速度，只要在位線上建立起一定的電壓差就可以了，而不必等到一邊位線下降到低電平。通過列譯碼器控制的列開關，把選中的單元位線讀出的微小信號差送到公共數據線，再通過公共數據線送到靈敏放大器，把微小的信號差放大為合格的高低電平，最后通過緩沖器轉換成單端信號輸出。

?

3.3、Writing

寫周期之初，把要寫入的狀態加載到位線。如果要寫入0，則設置nBL為1且BL為0。隨后字線WL加載為高電平，位線的狀態被載入SRAM的基本單元。這是通過位線輸入驅動（的晶體管）被設計為比基本單元（的晶體管）更為強壯，使得位線狀態可以覆蓋基本單元交叉耦合的反相器的以前的狀態！

向存儲單元寫入“1”的過程是：

• 當WL字線為低電平，置BL位線為“1”電平，nBL為“0”電平；

• 置WL字線為高電平，此時M5、M6導通；

• 存儲單元的存儲節點nQ通過M5向NBL放電，達到“0”電平，M3截止；

• BL位線通過M6，VDD通過M4，對存儲節點Q充電至“1”電平，M1導通；

• 置WL字線為低電平，M5、M6管關閉，此時存儲單元的結點Q處于“1”電平狀態，nQ處于“0”電平狀態。

這樣就完成了向存儲單元寫入“1”的全過程。通常SRAM存儲單元都做成陣列結構，多個存儲單元共用一根字線，在連續進行寫入操作時，如果時序上配合不當，就有可能用前次位線上的數據改寫同一根字線上的其他單元中的數據。

總結

以上是生活随笔為你收集整理的MEMORY系列之“SRAM”的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。