ref
https://www.cnblogs.com/Dinging006/p/9062051.html

振蕩電路產生

• 晶振，石英晶體的壓電效應導致晶片的機械變形，而晶片兩側施加機械壓力又會產生電，形成振蕩。

  它的諧振頻率與晶片的切割方式、幾何形狀、尺寸有關，其振蕩電路可以獲得很高的頻率穩定度，但是頻率無法做到很高。

• LC振蕩，電容Capacity的充電放電能夠存儲電能，而充放電的電流方向是反的，形成振蕩。可通過電壓等控制振蕩電路的頻率。

PLL(鎖相環)(相位鎖栓回路，PhaseLockedLoop)作用

晶體振蕩器除了可以使用數字電路分頻以外，其頻率幾乎無法改變。

為了實現根據電壓來調整輸出頻率的不同，芯片中高頻時鐘就需要一種叫做壓控振蕩器（Voltage Controlled Oscillator）的東西（顧名思義，VCO）。
可壓控振蕩器也有問題，其頻率不夠穩定，而且變化時很難快速穩定頻率。這就是標準開環系統所出現的問題，解決辦法就是接入反饋，使開環系統變成閉環系統，并且加入穩定的基準信號，與反饋比較，以便生成正確的控制。
為了將頻率鎖定在一個固定的期望值，提出鎖相環PLL，可以使高頻率振蕩器的頻率與基準頻率的整數倍的頻率相一致

PLL倍頻電路

fr基準信號為穩定度很高的晶體振蕩電路信號，
鑒相鑒頻器PD（Phase Frequency Detector,PD,相位頻率比較器）：如果VCO的振蕩頻率與基準頻率兩個信號之間有相位差存在時，便會產生相位誤差信號輸出。利用這個誤差信號，可以控制VCO的振蕩頻率，使VCO的相位與基準信號的相位成為一致。

低通濾波器（LPF）：再經過低通濾波器轉變成一個直流脈沖電壓

壓控振蕩器VCO（Voltage Controlled Oscillator）：根據輸入電壓，輸出對應頻率的周期信號。利用變容二極管（偏置電壓的變化會改變耗盡層的厚度，從而影響電容大小）與電感構成的LC諧振電路構成，提高變容二極管的逆向偏壓，LC電路的諧振頻率提高，反之，降低逆向偏壓時，二極管內電容變大，頻率降低。

VCO可以產生一定范圍的內的任意頻率信號， 頻率由輸入的電壓決定， 但是它無法穩定的輸出某一個頻率信號，所以外接的晶振時鐘就是用來作為參照的。 所以真正的倍頻的時鐘信號都是VCO產生的。 VCO能輸出的最高頻率就是這個PLL能產生的最高頻率了

反饋回路FL（Feedback Loop）：通常由一個分頻器(DIV)實現。

分頻器(DIV)：將VCO的輸出降低到與基準信號相同級別的頻率才能在PD中比較

在此一電路中，假設fr>fo時，也即是VC0的振蕩頻率fo比fr低時。此時的相位比較器的輸出PD會如圖2所示，產生正脈波信號，使VCO的振蕩器頻率提高。相反地，如果fr<fo時，會產生負脈波信號。

如果想要倍頻，只需要將壓控振蕩器的輸出進行分頻，比如二分頻，其中一部分分頻和輸入頻率得一樣，那么對應輸出的頻率就是輸入頻率的二倍了。

想要實現分頻，只需要吧輸入的時鐘頻率分頻即可！

比如我基頻是10MHz，需要100MHz的頻率，那就得用VCO產生一個100MHz的頻率后10分頻，用鑒相器與基頻比較，輸出一個比較的波形后經過低通濾波，用輸出電壓控制VCO的輸出。、

ref
https://blog.csdn.net/weixin_38071135/article/details/90003814

總結

以上是生活随笔為你收集整理的锁相环PLL的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。