基本概念

• 數字電路分為組合邏輯電路和時序邏輯電路。
• 邏輯門電路的基本器件：電子開關（如二極管、三極管）— 時而導通，時而截止，構成電子開關。
• SoC（System on Chip）片上系統：將電子系統中所有不同的功能塊集成在一個芯片中。
• ASIC（Application Specific Integrated Circuit）專用集成電路：根據用戶特定要求和電子系統的特定需要而設計制造的專用集成電路。
• ASIC芯片的制作可以采用全定制或半定制的方法：
  • 全定制：適用于生產批量的成熟產品，由半導體生產廠家制造；
  • 半定制：適用于生產批量小或研究試制階段的產品；
• 目前最為流行的半定制方法：
  • 復雜可編程邏輯器件（Complex Programmable Logic Device）CPLD
  • 現場可編程門陣列（Field Programmable Gate Array）FPGA
• 用戶通過軟件編程，將自己的設計的數字系統制作在廠家生產的CPLD或FPGA芯片上，便得到所需的系統級芯片。
• SoC芯片的設計方法進一步分工細化，出現IP (Intellectual Property) 設計和SoC系統設計。
  • IP：內核模塊，一種已經過驗證的、可重利用的、具有某種確定功能的模塊。
• 衡量集成電路的兩個主要參數：集成度和特征尺寸。
  • 集成度：每一個芯片所包含的門的個數。
  • 特征尺寸：集成電路中半導體器件加工的最小線條寬度。
  • 關系：芯片面積一定時，集成度越高， 特征尺寸就越小。
• 從集成度角度來分類：小規模(SSI)、中規模(MSI)、大規模(LSI)、超大規模(VLSI)、甚大規模(ULSI)

分類門的個數典型集成電路

小規模	最多12個	邏輯門、觸發器
中規模	12~99	邏輯門、觸發器
大規模	100~9999	邏輯門、觸發器
超大規模	10000~99999	邏輯門、觸發器
甚大規模	106以上	邏輯門、觸發器

• 邏輯門：數字集成電路的主要單元電路，按照結構和工藝分為雙極型、MOS型和雙極—MOS型。
• TTL：(Transistor-Transistor Logic)三極管-三極管型（現已逐漸被CMOS替換）。
• CMOS：(Complementary Metal-Oxide-Semiconductor)金屬-氧化物-半導體。

數字集成電路特點

• 相較于模擬電路，優點如下：
  • 穩定性高，抗干擾能力強；
  • 易于設計；
  • 便于集成，成本低廉；
  • 可編程性；
  • 高速度，低功耗；
  • 便于存儲、傳輸和處理

數字電路的分析方法

• 數字電路分析方法：
  • 主要研究對象：電路的輸入輸出邏輯關系；
  • 分析工具：邏輯代數；
  • 表達輸入輸出關系：真值表、功能表、邏輯表達式或波形圖；
• 電子設計自動化（Electronic Design Automation，EDA）工具，可以用于模擬電路、數字電路或模數混合電路仿真分析。

數字電路的設計方法

• 從給定的邏輯功能要求出發，確定輸入、輸出變量，選擇適當的邏輯器件，設計出符合要求的邏輯電路。
• 設計過程：提出、驗證、修改（三個階段）
• 設計方法：傳統的設計方式和基于EDA軟件的設計方式。

EDA軟件工具

• 原理圖輸入：設計者可以如同在紙上畫電路一樣，將邏輯電路圖輸入到計算機，軟件自動檢查電路的連線、電源及地線的連接、信號的連接等。
• HDL文本輸入：硬件描述語言是用文本的形式描述硬件電路的功能、信號連接關系以及時序關系。常用的HDL語言有VHDL(Very High Speed Integrated Circuit) 和Verilog HDL等。
• 測試平臺：當邏輯電路的設計輸入到計算機后，需要在測試平臺上編寫或繪制激勵信號，以便測試驗證電路邏輯功能或時序關系的正確性。
• 仿真和綜合工具：
  • 仿真工具：包括對電路的功能仿真和時序仿真。功能仿真用于驗證電路的功能和邏輯關系是否正確。時序仿真考慮門及連線的延時，驗證系統內部工作過程及輸入輸出的時序關系是否滿足設計要求。
  • 綜合工具：將HDL描述的電路的邏輯關系，轉換為門和觸發器等元件及其相互連接的電路形式。

數字信號與模擬信號

• 模擬信號：時間、幅值連續變化的模擬量；
• 數字信號：時間、數值離散的信號。
• 由于計算機無法直接處理模擬信號，因此需要將模擬信號轉換為數字信號。

數字信號的描述方法

• 數字信號用0、1兩種值表示，二值數字邏輯（Binary Digital Logic）；或者高、低電平組成的數字波形，即邏輯電平（Logic Level）表示。
• 數字電路的0和1組成的二進制數
  • 表示數量的大小：可以進行數值運算，常稱為算術運算；
  • 表示兩種不同的狀態：描述客觀世界存在的彼此相互關聯又相互對立的事物，邏輯0和邏輯1（如是與非、真與假、開與關、低與高、通與斷等）
• 二值數字邏輯（數字邏輯），以高、低電平分別表示邏輯1和邏輯0兩種狀態。
  • 高電平：信號電壓在3.5~5V范圍內
  • 低電平：信號電壓在0~1.5V范圍內
  • 表示數字電壓的高低電平通常稱為邏輯電平，不是物理量，而是物理量的相對表示。

電壓二值邏輯電平

3.5~5V	1	H（高電平）
0~1.5V	0	L（低電平）

數字波形

• 兩種類型：非歸零型，歸零型。

  • 一定時間間隔T，稱為1位（bit），或者一拍
    • 如果在一個時間拍內高電平代表1，低電平代表0，稱為非歸零型。
    • 如果在一個時間拍內有脈沖代表1，無脈沖代表0，稱為歸零型。
  • 數值信號只有兩種取值，故稱為二值信號；數字波形又稱為二值位形圖。
  • 非歸零型信號的每位數據占用一拍時間。每秒鐘所傳輸數據的位數稱為數據率或比特率（Bit Rate）。

• 周期與非周期
  

  • 周期性數字波描述
    • 周期$T$和頻率$f$
    • 脈沖波形的寬度$t_w$：脈沖的作用時間
    • 占空比$q$：脈沖寬度$t_w$占整個周期$T$的百分數，即$$q=\frac{t_w}{T}$$
    • 當占空比為50%時，稱此時的矩形脈沖為方波。

實際數字信號波形

• 實際的數字系統中，數字信號并沒有那么理想。矩形脈沖從低到高或從高到低時，邊沿沒有那么陡峭（不會突變），有個上升時間和下降時間，分別用$t_r$和$t_f$描述。
  
• 若脈沖幅值為$V_m$
  • 上升時間$t_r$：矩形脈沖從10%$V_m$到90%$V_m$時所經歷的時間；
  • 下降時間$t_f$：矩形脈沖從90%$V_m$到10%$V_m$時所經歷的時間；
  • 脈沖寬度$t_w$：脈沖上升沿的50%$V_m$到下降沿的50%$V_m$兩個時間點所跨越的時間；
• 對于不同類型的器件和電路，其上升和下降時間各不相同。一般數字信號上升和下降時間的典型值約為幾納秒（ns）。

波形圖、時序圖或定時圖

• 將數字電路輸入變量的每一種取值與相應的輸出值按照時間順序依次排列得到的圖形，稱為波形圖（Waveform）。
• 在時序電路中，電路的狀態和輸出對時鐘脈沖序列和輸入信號響應的波形圖稱為時序圖或定時圖。
• 時序圖用來表示多個輸入信號的先后順序，以及輸出如何對輸入信號產生響應的過程。
• 通常時序圖側重描述電路邏輯功能，定時圖側重各個信號的先后順序以及時間量。
  

總結

以上是生活随笔為你收集整理的数字电路学习笔记（一）的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。