IC驗(yàn)證零基礎(chǔ)學(xué)習(xí)-數(shù)電部分學(xué)習(xí)筆記
第一部分 第一章至第三章
主要內(nèi)容：
四種進(jìn)制之間的轉(zhuǎn)換，二進(jìn)制運(yùn)算基礎(chǔ)，原碼/反碼/補(bǔ)碼的運(yùn)算，常見(jiàn)的編碼形式；
邏輯代數(shù)的三種基本運(yùn)算，基本和常用公式，基本定理，邏輯函數(shù)表示方法和化簡(jiǎn)方法。
半導(dǎo)體二極管特點(diǎn)，CMOS門(mén)電路，TTL門(mén)電路
一、
1） 數(shù)字信號(hào)：物理量的變化在時(shí)間上和數(shù)量上都是離散的，不連續(xù)的。
模擬信號(hào)：物理量的變化在時(shí)間上和數(shù)值上都是連續(xù)的。
2） 二進(jìn)制逢二進(jìn)一，八進(jìn)制逢八進(jìn)一，十進(jìn)制逢十進(jìn)一，十六進(jìn)制逢十六進(jìn)一。
二轉(zhuǎn)十：將二進(jìn)制數(shù)值各項(xiàng)展開(kāi)乘2的對(duì)應(yīng)次冪，然后相加。個(gè)位對(duì)應(yīng)2的0次冪，升位依次增加1次冪，降位依次減少1次冪。（相關(guān)文檔）
十轉(zhuǎn)二：整數(shù)部分反復(fù)除以2，余數(shù)為0，則該二進(jìn)制數(shù)值為0；余數(shù)為1，則該二進(jìn)制數(shù)值為1。第一次的結(jié)果為二進(jìn)制最低位；小數(shù)部分反復(fù)乘2，若積出現(xiàn)1則該二進(jìn)制數(shù)值為1，否則為0。第一次結(jié)果為小數(shù)部分最高位。
二轉(zhuǎn)十六：將4位看成一個(gè)整體，進(jìn)行轉(zhuǎn)換。A/B/C/D/E/F——10~15。
十六轉(zhuǎn)二：每一位用等值的4位二進(jìn)制代替就可。
八轉(zhuǎn)二：將3位看成一個(gè)整體，進(jìn)行轉(zhuǎn)換。
二轉(zhuǎn)八：每一位用等值的3位二進(jìn)制代替就可。
八-十-十六進(jìn)制之間的轉(zhuǎn)換，可先轉(zhuǎn)為二進(jìn)制，在進(jìn)行轉(zhuǎn)換。
3）原碼、反碼、補(bǔ)碼。
二進(jìn)制前面增加了一位符號(hào)位，0表示正數(shù)，1表示負(fù)數(shù)，此時(shí)為原碼。
正數(shù)的原碼、反碼、補(bǔ)碼。負(fù)數(shù)的反碼是原碼的符號(hào)位不變，其他位0變1，1變0；負(fù)數(shù)的補(bǔ)碼是負(fù)數(shù)反碼加1。
4）常用的編碼
8421碼又叫BCD碼，是最為常用的一種二進(jìn)制。
余3碼：數(shù)值要比它所表示的十進(jìn)制數(shù)碼多3，是一種變權(quán)碼，主要特點(diǎn)是相鄰的兩個(gè)代碼之間僅有一位的狀態(tài)不同。
格雷碼：又叫循環(huán)碼，是相鄰的兩個(gè)代碼之間僅有一位的狀態(tài)不同，不會(huì)產(chǎn)生過(guò)渡“噪聲”。
二、
1）邏輯運(yùn)算的數(shù)學(xué)方法-布爾代數(shù)
三種基本：與、或、非；與非、或非、與或非、異或、同或；
2）邏輯代數(shù)的重點(diǎn)公式與定理：摩根定理–（A+B）‘=A’·B’、（A·B）‘=A’+B’。
代入定理：在任何一個(gè)包含變量A的邏輯等式中，若以另外一個(gè)邏輯式代入式中所有A的位置，則等式仍然成立。
反演定理：對(duì)于任意一個(gè)邏輯式Y(jié)，若將其中所有的“·”換成“+”，“+”換成“·”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，則得到的結(jié)果就是Y’。遵守兩個(gè)規(guī)則：（1）仍需要遵守“先括號(hào)、然后乘，最后加”的運(yùn)算優(yōu)先次序；（2）不屬于單個(gè)變量上的反號(hào)應(yīng)保留不變。
對(duì)偶定理：對(duì)于任何一個(gè)邏輯式Y(jié)，若將其中的“·”換成“+”，“+”換成“·”，0換成1,1換成0，則得到一個(gè)新的邏輯式Y(jié)D，這個(gè)YD就稱(chēng)為Y的對(duì)偶式，或者說(shuō)Y與YD互為對(duì)偶式。
3）邏輯函數(shù)的表達(dá)方式：邏輯真值表，邏輯函數(shù)式，邏輯圖，波形圖。
4）最小項(xiàng)：在n變量邏輯函數(shù)中，若m為包含n個(gè)因子的乘積項(xiàng)，而且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱(chēng)m為該組的最小項(xiàng)。
5）邏輯函數(shù)的化簡(jiǎn)方法：公式化簡(jiǎn)法，卡諾圖化簡(jiǎn)法（附講解連接）
三、
1）MOS管：金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管。CMOS電路：互補(bǔ)對(duì)稱(chēng)式金屬-氧化物-半導(dǎo)體電路
MOS管類(lèi)型：N溝道增強(qiáng)型，P溝道增強(qiáng)型，N溝道耗盡型，P溝道耗盡型。記住其標(biāo)準(zhǔn)符號(hào)。
噪聲容限：在保證輸出高低電平基本不變（變化的大小不超過(guò)規(guī)定的允許限度）的條件下，允許輸入信號(hào)的高低電平有一個(gè)波動(dòng)范圍，這個(gè)范圍稱(chēng)為輸入端的噪聲容限。
2）漏極開(kāi)路輸出門(mén)電路，簡(jiǎn)稱(chēng)OD門(mén)，在CMOS電路中，為了滿足輸出電平變換，吸收大負(fù)載電流以及實(shí)現(xiàn)線與連接需要，有時(shí)將輸出級(jí)電路結(jié)構(gòu)改成一個(gè)漏極開(kāi)路輸出的MOS管。其使用時(shí)必須將輸出端經(jīng)上拉電阻RL接到電源上。
傳輸門(mén)：可以用來(lái)模擬開(kāi)關(guān)，用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)。
三態(tài)輸出門(mén)：輸出除了有高低電平這兩個(gè)狀態(tài)以外，還有第三個(gè)狀態(tài)–高阻態(tài)。這種電路結(jié)構(gòu)總是接在集成電路的輸出端，所有也將這種電路稱(chēng)為輸出緩沖器。可以用來(lái)構(gòu)建總線結(jié)構(gòu)。
3）TTL門(mén)電路與CMOS電路在很多地方相似，且已經(jīng)不是主流。
第二部分 第四章至第六章
主要內(nèi)容：組合邏輯電路，常用的組合邏輯電路及其競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象
從邏輯功能或觸發(fā)方式認(rèn)識(shí)觸發(fā)器
時(shí)序邏輯電路，常用的時(shí)序邏輯電路及其競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象，重點(diǎn)掌握狀態(tài)機(jī)相關(guān)知識(shí)。
記住常用的組合、時(shí)序邏輯電路的功能特點(diǎn)，這些都是組成更為復(fù)雜電路的基礎(chǔ)模塊。
一、
1）組合邏輯電路：在組合邏輯電路中，任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與原來(lái)的狀態(tài)無(wú)關(guān)。
2）常用的組合邏輯電路
（1）編碼器：將輸入的每一個(gè)高低電平信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。主要有普通編碼器和優(yōu)先編碼器。
①普通編碼器：任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將會(huì)發(fā)生混亂。
②優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)。在設(shè)計(jì)時(shí)已將優(yōu)先級(jí)進(jìn)行了排序。
（2）譯碼器：將每個(gè)輸入的二進(jìn)制代碼譯對(duì)應(yīng)的輸出高低電平信號(hào)或另一個(gè)代碼。
（3）數(shù)據(jù)選擇器：在數(shù)字信號(hào)的傳輸過(guò)程中，有時(shí)候需要從一組數(shù)據(jù)中選出某一個(gè)來(lái)，這是就要用的數(shù)據(jù)選擇器或多路開(kāi)關(guān)。
（4）加法器：加法器是構(gòu)成算術(shù)運(yùn)算器的基本單元。一位加法器有半加器和全加器，區(qū)別在于是否考慮來(lái)自低位的進(jìn)位；多位加法器有串行進(jìn)位加法器和超前進(jìn)位加法器。串行進(jìn)位運(yùn)算速度慢，超前進(jìn)位運(yùn)算速度較快。
（5）數(shù)值比較器：一位數(shù)值比較器和多位數(shù)值比較器。
3）競(jìng)爭(zhēng)：將門(mén)電路兩個(gè)輸入信號(hào)同時(shí)向相反的邏輯電平跳變（一個(gè)1跳0，另一個(gè)0跳1）的現(xiàn)象稱(chēng)為競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象就稱(chēng)為競(jìng)爭(zhēng)-冒險(xiǎn)。
為了增加使用的靈活性，也便于功能的擴(kuò)展，在多數(shù)的中規(guī)模集成的組合邏輯電路上都設(shè)置了附加的控制端（使能端，選通輸入端，片選端，禁止端等）。
4）消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法
（1）接入濾波電容；方法簡(jiǎn)單易行，但輸出電壓的波形隨之破壞，
（2）引入選通脈沖；方法簡(jiǎn)單，而且不需要增加電路元件，但使用這種方法時(shí)必須設(shè)法得到一個(gè)與輸入信號(hào)同步的選通脈沖，對(duì)這個(gè)脈沖的寬度和作用時(shí)間均有嚴(yán)格的要求。
（3）修改邏輯設(shè)計(jì)；倘若運(yùn)用得當(dāng)，有時(shí)可以收到令人滿意的效果。
二、
1）觸發(fā)器：能夠存儲(chǔ)1位二值信號(hào)的基本單元電路統(tǒng)稱(chēng)為觸發(fā)器。
兩個(gè)基本特點(diǎn)：（1）具有能夠自行保持的穩(wěn)定狀態(tài)，用來(lái)表示邏輯狀態(tài)的0和1，或二進(jìn)制數(shù)0和1。（2）在觸發(fā)信號(hào)的操作下，根據(jù)不同的輸入信號(hào)可以設(shè)置成0或1。
2）根據(jù)觸發(fā)方式的不同可分為：電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)。
根據(jù)觸發(fā)器邏輯功能的不同可以分為：SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器。
根據(jù)存儲(chǔ)數(shù)據(jù)的原理不同：靜態(tài)觸發(fā)器和動(dòng)態(tài)觸發(fā)器，靜態(tài)觸發(fā)器是靠電路狀態(tài)的自鎖存儲(chǔ)數(shù)據(jù)的；動(dòng)態(tài)觸發(fā)器是通過(guò)在MOS管柵極輸入電容上存儲(chǔ)電荷來(lái)存儲(chǔ)數(shù)據(jù)的。
3）當(dāng)系統(tǒng)中有多個(gè)觸發(fā)器需要同時(shí)動(dòng)作時(shí)，就可以用同一個(gè)CLK信號(hào)作為同步控制信號(hào)。將CLK這種控制方式稱(chēng)為電平觸發(fā)方式。
電平觸發(fā)的動(dòng)作特點(diǎn)：（1）只有當(dāng)CLK變成有效電平時(shí)，觸發(fā)器才能接受輸入信號(hào)，并按照輸入信號(hào)將觸發(fā)器的輸出置成相應(yīng)的狀態(tài)。（2）在CLK=1的全部時(shí)間里，S和R狀態(tài)的變化都可能引起輸出狀態(tài)的改變。在CLK回到0以后，觸發(fā)器保存的是CLK回到以前瞬間的狀態(tài)。
根據(jù)上述的動(dòng)作特點(diǎn)可以想到，如果在CLK=1期間S、R的狀態(tài)多次發(fā)生變化，那么觸發(fā)器輸出的狀態(tài)也將發(fā)生多次翻轉(zhuǎn)，這就降低了觸發(fā)器的抗干擾能力。
4）為了提高觸發(fā)器工作的可靠性，希望在每個(gè)CLK周期里，輸出端的狀態(tài)只能改變一次，為此目的，在電平觸發(fā)觸發(fā)器的基礎(chǔ)上，又設(shè)計(jì)了脈沖觸發(fā)器。脈沖觸發(fā)器是使用兩個(gè)SR觸發(fā)器來(lái)構(gòu)成主從結(jié)構(gòu)。
再使用主從結(jié)構(gòu)的觸發(fā)器時(shí)必須注意：只有在CLK=1的全部時(shí)間里輸入狀態(tài)始終未變的條件下，用CLK下降沿到達(dá)時(shí)輸入的狀態(tài)決定觸發(fā)器的次態(tài)材肯定是對(duì)的。
5）為了提高觸發(fā)器的可靠性，增強(qiáng)抗干擾能力，希望觸發(fā)器的次態(tài)僅僅取決于CLK信號(hào)下降沿（或上升沿）到達(dá)的時(shí)刻輸入信號(hào)的狀態(tài)。使用兩個(gè)D觸發(fā)器構(gòu)成邊沿觸發(fā)器。
6）這里只用記住T與D觸發(fā)器的特性表
（1）T觸發(fā)器，當(dāng)T=1時(shí)，每來(lái)一個(gè)時(shí)鐘信號(hào)就翻轉(zhuǎn)一次；T=0時(shí)，信號(hào)保持不變。
（2）D觸發(fā)器，Q*=D。
7）建立時(shí)間：輸入信號(hào)應(yīng)先于CLK動(dòng)作沿到達(dá)的時(shí)間，用t-set表示。
保持時(shí)間：指CLK下降沿到達(dá)后輸入信號(hào)仍需要保持不變的時(shí)間。保持時(shí)間用t-H表示。
三、
1）時(shí)序邏輯電路：任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)，或者說(shuō)還和以前的輸入有關(guān)。
由于存儲(chǔ)電路中的觸發(fā)器的動(dòng)作特點(diǎn)不同，在時(shí)序電路中又有同步時(shí)序電路和異步時(shí)序電路之分。在同步時(shí)序電路中，觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)操作下同時(shí)發(fā)生的，而異步時(shí)序電路中，觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的。
2）根據(jù)輸出信號(hào)的特點(diǎn)將時(shí)序電路劃分為米利（Mealy）型和穆?tīng)?#xff08;Moore）型。
（1）在Mealy型電路中，輸出信號(hào)不僅取決于存儲(chǔ)電路的狀態(tài)，而且還取決于輸入變量；
（2）在Moore型電路中，輸出信號(hào)僅僅取決于存儲(chǔ)電路的狀態(tài)。
Moore型電路只不過(guò)是Mealy型電路的一種特例而已。
3）鑒于時(shí)序邏輯電路在工作時(shí)是在電路的有限個(gè)狀態(tài)間按一定的規(guī)律轉(zhuǎn)換的，所以又將時(shí)序電路稱(chēng)為狀態(tài)機(jī)（State Machine，簡(jiǎn)稱(chēng)SM）.
4）時(shí)序邏輯電路可以用狀態(tài)轉(zhuǎn)換表，狀態(tài)轉(zhuǎn)換圖，狀態(tài)機(jī)流程圖和時(shí)序圖表示。狀態(tài)轉(zhuǎn)換表不常用。
（1）狀態(tài)轉(zhuǎn)換圖，圓圈表示電路的狀態(tài)，以箭頭表示狀態(tài)轉(zhuǎn)換的方向，在箭頭旁注明狀態(tài)轉(zhuǎn)換前的輸入變量和輸出值，通常輸入變量寫(xiě)在斜線上，輸出值寫(xiě)在斜線下。
（2）時(shí)序電路（狀態(tài)機(jī)）邏輯功能的另一種描述形式稱(chēng)為狀態(tài)機(jī)流程圖，簡(jiǎn)稱(chēng)SM圖。SM圖中使用圖形符號(hào)有三種：狀態(tài)框-矩形，判斷框-菱形，條件輸出框-扁圓形。
（3）時(shí)序圖為了便于實(shí)驗(yàn)觀察的方法檢查時(shí)序電路的邏輯功能，還可以將狀態(tài)轉(zhuǎn)換表的內(nèi)容畫(huà)成時(shí)間波形的形式。在輸入信號(hào)和時(shí)鐘脈沖序列的作用下，電路狀態(tài)，輸出狀態(tài)隨時(shí)間變化的波形稱(chēng)為時(shí)序圖。最宜用在實(shí)驗(yàn)調(diào)試階段。
5）常用的時(shí)序邏輯電路
（1）寄存器與移位寄存器
寄存器用于寄存一組二值代碼，一個(gè)觸發(fā)器能存儲(chǔ)1位二值代碼，所以N個(gè)觸發(fā)器組成的寄存器能存儲(chǔ)一組N位的二值代碼。
移位寄存器除了具有存儲(chǔ)代碼的功能以外，還具有移位功能，移位功能是指寄存器里存儲(chǔ)的代碼能夠在移位脈沖的作用下依次左移或右移。因此移位寄存器不但可以用來(lái)寄存代碼，還可以用來(lái)實(shí)現(xiàn)數(shù)據(jù)的串行-并行轉(zhuǎn)換，數(shù)值的運(yùn)算以及數(shù)據(jù)處理。
（2）計(jì)數(shù)器，計(jì)數(shù)器不僅能用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻，定時(shí)，產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算等。
（3）順序脈沖發(fā)生器，在一些數(shù)字系統(tǒng)中，有時(shí)需要系統(tǒng)按照事先規(guī)定的順序進(jìn)行一系列的操作。這就要求系統(tǒng)的控制部分能給出一組時(shí)間上有一定先后順序的脈沖信號(hào)，再用這組脈沖形成所需要的各種控制信號(hào)，順序脈沖發(fā)生器就是用來(lái)產(chǎn)生這樣一組順序脈沖的電路。
（4）序列信號(hào)發(fā)生器，在數(shù)字信號(hào)的傳輸和數(shù)字系統(tǒng)的測(cè)試中，有時(shí)需要用到一組特定的串行數(shù)字信號(hào)。通常將這種串行數(shù)字信號(hào)稱(chēng)為序列信號(hào)，產(chǎn)生序列信號(hào)的電路稱(chēng)為序列信號(hào)發(fā)生器。
序列信號(hào)發(fā)生器的構(gòu)成有很多種，一種比較簡(jiǎn)答和直觀的方法是用計(jì)數(shù)器和數(shù)據(jù)選擇器；另一種方法是采用帶反饋電路的移位寄存器。
6）時(shí)序邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象
時(shí)序邏輯電路中存在的組合邏輯電路的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象前面已經(jīng)講過(guò)了；存儲(chǔ)電路（觸發(fā)器），當(dāng)輸入信號(hào)和時(shí)鐘信號(hào)同時(shí)改變，而且途徑不同路徑達(dá)到同一觸發(fā)器時(shí)，便產(chǎn)生了競(jìng)爭(zhēng)，競(jìng)爭(zhēng)的結(jié)果有可能導(dǎo)致觸發(fā)器誤動(dòng)作，這種現(xiàn)象稱(chēng)為存儲(chǔ)電路（觸發(fā)器）的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。
第三部分 第七章至第八章
本部分以基礎(chǔ)名詞介紹為主
半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二值信息（或稱(chēng)為二值的數(shù)據(jù)）的半導(dǎo)體器件。通常把存儲(chǔ)量和存取速度作為衡量指標(biāo)。
1）從存取功能上可以分為只讀存儲(chǔ)器（Read-Only Memory，簡(jiǎn)稱(chēng)ROM）,隨機(jī)存儲(chǔ)器（Random Access Memory，簡(jiǎn)稱(chēng)RAM）兩大類(lèi)。
ROM的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，而且斷電后數(shù)據(jù)不會(huì)丟失；缺點(diǎn)是只適用于存儲(chǔ)那些固定數(shù)據(jù)的場(chǎng)合。
RAM在正常狀態(tài)下就可以隨時(shí)快速地向存儲(chǔ)器里寫(xiě)入數(shù)據(jù)或從中讀取數(shù)據(jù)。根據(jù)采用的存儲(chǔ)單元工作原理的不同，可分為靜態(tài)存儲(chǔ)器（State Random Access Memory，簡(jiǎn)稱(chēng)SRAM），動(dòng)態(tài)存儲(chǔ)器（Dynamic Random Access Memory，簡(jiǎn)稱(chēng)DRAM）。DRAM存儲(chǔ)結(jié)構(gòu)簡(jiǎn)單，集成度遠(yuǎn)高于SRAM，DRAM的存取速度不如SRAM快。
2）可編程只讀存儲(chǔ)器-PROM，Programmable Read-Only Memory
可擦除的可編程只讀存儲(chǔ)器-EPROM，Erasable Programmable Read-Only Memory
紫外線擦除的可編程只讀存儲(chǔ)器-E2PROM
快閃存儲(chǔ)器-Flash Memory：寫(xiě)入是利用雪崩注入的方法是浮柵充電的，擦除是利用隧道效應(yīng)進(jìn)行的。
3）ASIC-專(zhuān)用集成電路，Application Specific Integrated Circuit PLD-可編程邏輯器件，Programmable Logic Device
SOC-片上系統(tǒng)，System on Chip PAL-可編程陣列邏輯，Programmable Array Logic
GAL-通用陣列邏輯，Generic Array Logic EPLD-可擦除的可編程邏輯器件，Eraseble Programmable Logic Device
CPLD-復(fù)雜的可編程邏輯器件，Complex Programmable Logic Device FPGA-現(xiàn)場(chǎng)可編程門(mén)陣列，Field Programmable Gate Array

參考書(shū)籍：《數(shù)字電子技術(shù)基礎(chǔ)》閻石

總結(jié)

以上是生活随笔為你收集整理的IC验证零基础学习-数电部分学习笔记的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。