本發(fā)明實(shí)施例涉及一種半導(dǎo)體封裝及其制造方法。

背景技術(shù)：

業(yè)界已知使用連接在橫向上間隔開的結(jié)合墊與焊料凸塊的重布線層來(lái)制作微電子導(dǎo)體裝置，例如半導(dǎo)體裝置。此種裝置是晶片級(jí)芯片規(guī)模封裝(waferlevelchipscalepackage，wlcsp)。通過(guò)在分立的裝置之上沉積絕緣層、將接觸開口圖案化并刻蝕到這一層中、然后將導(dǎo)電材料沉積到所述開口中來(lái)形成重布線層。在絕緣層之上施加導(dǎo)電層并對(duì)所述導(dǎo)電層進(jìn)行圖案化以在裝置接觸件之間形成配線內(nèi)連，由此形成第一層基本電路系統(tǒng)。然后通過(guò)利用在導(dǎo)通孔所穿過(guò)的附加絕緣層之上布局的附加配線層(wiringlevel)進(jìn)一步對(duì)電路進(jìn)行內(nèi)連。依據(jù)總體集成電路的復(fù)雜性，使用若干層配線內(nèi)連。

舉例來(lái)說(shuō)，使用電解鍍覆在半導(dǎo)體裝置上形成重布線層。例如在電解鍍覆硫酸銅時(shí)，向鍍覆溶液中添加包括抑制劑及促進(jìn)劑(被稱為光亮劑、載體、整平劑(leveler)等)的各種添加劑，以獲得光澤、物理涂布性質(zhì)、均鍍能力(throwingpower)、盲通孔孔洞填充(blindviaholefilling)等改善的涂布性能。

以上在此“背景技術(shù)”部分中公開的信息僅用于增強(qiáng)對(duì)本發(fā)明實(shí)施例概念的背景的理解，且因此所述信息可含有不形成在所屬領(lǐng)域中的一般技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例是針對(duì)一種半導(dǎo)體封裝及其制造方法，其可改善重布線路層的布局設(shè)計(jì)的靈活性，且重布線路層受到的應(yīng)力低且機(jī)械強(qiáng)度強(qiáng)。

根據(jù)本發(fā)明的實(shí)施例，一種半導(dǎo)體封裝包括經(jīng)包封半導(dǎo)體裝置以及重布線結(jié)構(gòu)。重布線結(jié)構(gòu)設(shè)置在所述經(jīng)包封半導(dǎo)體裝置之上且電連接到所述經(jīng)包封半導(dǎo)體裝置。所述重布線結(jié)構(gòu)包括第一介電層以及第一重布線路層。第一介電層包含第一通孔開口。第一重布線路層設(shè)置在所述第一介電層上且包含填充所述第一通孔開口的通孔部分及連接所述通孔部分的電路部分，其中所述通孔部分的上表面與所述電路部分的上表面之間的最大垂直距離等于或小于0.5微米。

根據(jù)本發(fā)明的實(shí)施例，一種半導(dǎo)體封裝包括經(jīng)包封半導(dǎo)體裝置以及重布線結(jié)構(gòu)。經(jīng)包封半導(dǎo)體裝置包括由包封材料所包封的半導(dǎo)體裝置。重布線結(jié)構(gòu)設(shè)置在所述經(jīng)包封半導(dǎo)體裝置之上且電連接到所述半導(dǎo)體裝置。所述重布線結(jié)構(gòu)包括第一介電層以及第一重布線路層。第一介電層包含第一通孔開口。第一重布線路層填充所述第一通孔開口且在所述第一介電層之上延伸，其中所述第一重布線路層的上表面的最高點(diǎn)及所述第一重布線路層的所述上表面的最低點(diǎn)之間的垂直距離等于或小于0.5微米。

根據(jù)本發(fā)明的實(shí)施例，一種制造半導(dǎo)體封裝的方法包括下列步驟。在載體上形成經(jīng)包封半導(dǎo)體裝置，其中所述經(jīng)包封半導(dǎo)體裝置包括由包封材料所包封的半導(dǎo)體裝置；在所述經(jīng)包封半導(dǎo)體裝置上形成重布線結(jié)構(gòu)，其中在所述經(jīng)包封半導(dǎo)體裝置上形成所述重布線結(jié)構(gòu)包括：在所述經(jīng)包封半導(dǎo)體裝置上形成第一介電層，其中所述第一介電層包含第一通孔開口；通過(guò)在4安培/平方分米到6安培/平方分米的電流密度下實(shí)施的鍍覆工藝在所述第一介電層上形成第一重布線路層，其中填充所述第一通孔開口的所述第一重布線路層的上表面與所述第一重布線路層的其余部分的上表面共面。

附圖說(shuō)明

結(jié)合附圖閱讀以下詳細(xì)說(shuō)明，會(huì)最好地理解本公開的各個(gè)方面。應(yīng)注意，根據(jù)本行業(yè)中的標(biāo)準(zhǔn)慣例，各種特征并非按比例繪制。事實(shí)上，為論述清晰起見(jiàn)，可任意增大或減小各種特征的尺寸。

圖1到圖9示出根據(jù)一些實(shí)施例在半導(dǎo)體封裝的制造工藝中的各種階段的示意性剖視圖。

圖10示出根據(jù)一些實(shí)施例的半導(dǎo)體封裝的示意性剖視圖。

圖11示出根據(jù)一些實(shí)施例的重布線結(jié)構(gòu)的局部放大圖。

圖12示出根據(jù)一些實(shí)施例的半導(dǎo)體封裝的局部剖視圖。

圖13示出根據(jù)一些實(shí)施例的半導(dǎo)體封裝的重布線路層及半導(dǎo)體裝置的示意性俯視圖。

[符號(hào)的說(shuō)明]

10：疊層封裝結(jié)構(gòu)

12：管芯貼合膜

20：載體

21：剝離層

100、100a：半導(dǎo)體封裝

110’、110：經(jīng)包封半導(dǎo)體裝置

112、112’、200：半導(dǎo)體裝置

112a：電端子

112b’、112b：絕緣層

112c：襯底

114：包封材料

116：導(dǎo)電柱

120、120’：重布線結(jié)構(gòu)

121：第一介電層/介電層

122：第一重布線路層/重布線路層

123：介電層/第二介電層

124：重布線路層/第二重布線路層

125：介電層/第三介電層

126：重布線路層

130、140：導(dǎo)電凸塊

132：集成無(wú)源裝置

190、190’：介電層

1211、1211a、1211b：第一通孔開口

1221、1221a、1221b、1241：通孔部分

1222：電路部分

1231：第二通孔開口

1251：凸塊開口

1261：凸塊下金屬層

1262：連接墊

1901：開口

a1：裝置安裝區(qū)域

ax：軸線

d1：垂直距離

dl：對(duì)角線

p1：節(jié)距。

具體實(shí)施方式

以下公開內(nèi)容提供用于實(shí)施所提供主題的不同特征的許多不同的實(shí)施例或?qū)嵗Ｒ韵玛U述組件及排列的具體實(shí)例以簡(jiǎn)化本公開。當(dāng)然，這些僅為實(shí)例而非旨在進(jìn)行限制。舉例來(lái)說(shuō)，在以下說(shuō)明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征與第二特征被形成為直接接觸的實(shí)施例，且也可包括其中第一特征與第二特征之間可形成附加特征從而使得第一特征與第二特征可不直接接觸的實(shí)施例。另外，本公開在各種實(shí)例中可重復(fù)使用參考編號(hào)和/或字母。此種重復(fù)使用是為了簡(jiǎn)明及清晰起見(jiàn)，且自身并不表示所論述的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

此外，為易于說(shuō)明，本文中可能使用例如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等空間相對(duì)性用語(yǔ)來(lái)闡述圖中所示一個(gè)元件或特征與另一(其他)元件或特征的關(guān)系。除附圖中所繪示的取向以外，所述空間相對(duì)性用語(yǔ)旨在涵蓋裝置在使用或操作中的不同取向。設(shè)備可被另外取向(旋轉(zhuǎn)90度或處于其他取向)，且本文所使用的空間相對(duì)性描述語(yǔ)可同樣相應(yīng)地作出解釋。

圖1到圖9示出根據(jù)一些實(shí)施例在半導(dǎo)體封裝的制造工藝中的各種階段的示意性剖視圖。在示例性實(shí)施例中，本文所公開的半導(dǎo)體封裝的制造工藝可為晶片級(jí)封裝工藝的一部分。在一些實(shí)施例中，示出一個(gè)半導(dǎo)體裝置來(lái)代表晶片的多個(gè)半導(dǎo)體裝置，且示出單一封裝來(lái)代表通過(guò)以下半導(dǎo)體制造工藝獲得的多個(gè)半導(dǎo)體封裝。圖9所示半導(dǎo)體封裝100的制造工藝可包括以下步驟。參照?qǐng)D1，在一些實(shí)施例中，提供載體20。載體20可為玻璃載體或任何適用于半導(dǎo)體封裝100的制造工藝的載體。在一些實(shí)施例中，載體20可涂布剝離層21。剝離層的材料可為適用于使載體20與設(shè)置在載體20上的上方層剝離的任何材料。舉例來(lái)說(shuō)，剝離層21可為紫外線(ultra-violet，uv)可固化粘合劑、可熱固化粘合劑、光學(xué)透明粘合劑或光熱轉(zhuǎn)換(light-to-heatconversion，lthc)粘合劑等，但也可使用其他類型的剝離層。另外，剝離層21也可適于允許光或信號(hào)通過(guò)。應(yīng)注意，剝離層21及載體20的材料僅用于說(shuō)明，且本公開并非僅限于此。

在一些實(shí)施例中，載體20還可包括形成在載體20上的介電層190。舉例來(lái)說(shuō)，介電層190可為形成在剝離層21上的聚苯并惡唑(polybenzoxazole，pbo)層。應(yīng)注意，在一些實(shí)施例中，可省略介電層190。換句話說(shuō)，在一些替代實(shí)施例中，形成介電層190是選擇性的(optional)步驟。

然后，可在載體20上形成多個(gè)導(dǎo)電柱116。在一些實(shí)施例中，通過(guò)光刻、鍍覆及光刻膠剝除工藝等在載體20之上(例如，在介電層190上或在省略介電層190時(shí)在剝離層21上)形成導(dǎo)電柱116。在一些替代實(shí)施例中，可通過(guò)其他工藝對(duì)導(dǎo)電柱116進(jìn)行預(yù)制，然后將導(dǎo)電柱116安裝在載體20之上。舉例來(lái)說(shuō)，導(dǎo)電柱116可為銅柱體或其他金屬柱體。在一些實(shí)施例中，導(dǎo)電柱116可環(huán)繞設(shè)置有半導(dǎo)體裝置112’的裝置安裝區(qū)域a1。

參照?qǐng)D2，在一些實(shí)施例中，可在載體20的裝置安裝區(qū)域a1上設(shè)置至少一個(gè)半導(dǎo)體裝置112’。半導(dǎo)體裝置112’可通過(guò)管芯貼合膜(例如，圖12所示管芯貼合膜12)、粘附膏等貼合或粘附在載體20之上(例如，粘附在介電層190上或在省略介電層190時(shí)粘附在剝離層21上)。在一些實(shí)施例中，半導(dǎo)體裝置112’可包括多個(gè)電端子112a、襯底112c及絕緣層112b’。電端子112a設(shè)置在襯底112c的有源表面上，且絕緣層112b’覆蓋襯底112c的有源表面及設(shè)置在所述有源表面上的電端子112a。在一些替代實(shí)施例中，絕緣層112b’可顯露出電端子112a。在本實(shí)施例中，半導(dǎo)體裝置112’設(shè)置在載體20上，其中有源表面背離載體20(即，面朝上)。在一些實(shí)施例中，導(dǎo)電柱116排列在半導(dǎo)體裝置112’旁邊且圍繞半導(dǎo)體裝置112’。在一些替代實(shí)施例中，可在載體20上設(shè)置多于一個(gè)半導(dǎo)體裝置112’，且導(dǎo)電柱116可環(huán)繞設(shè)置有半導(dǎo)體裝置112’的裝置安裝區(qū)域或環(huán)繞半導(dǎo)體裝置112’中的每一者。本公開并不限制設(shè)置在載體20上的半導(dǎo)體裝置112’的數(shù)目以及導(dǎo)電柱116的排列。

然后，在載體20上形成包封材料114，且包封材料114包封半導(dǎo)體裝置112’及導(dǎo)電柱116。在一些實(shí)施例中，包封材料114填充半導(dǎo)體裝置112’與導(dǎo)電柱116之間的間隙，且覆蓋載體20的頂表面。在一些實(shí)施例中，包封材料114是單層式包封材料，所述單層式包封材料可包括通過(guò)模制工藝形成的模制化合物。包封材料114的材料可包括環(huán)氧樹脂(epoxy)或其他合適的樹脂。舉例來(lái)說(shuō)，包封材料114可為含有化學(xué)填料的環(huán)氧樹脂。在一些實(shí)施例中，包封材料114形成在半導(dǎo)體裝置112’之上且覆蓋導(dǎo)電柱116的頂表面及半導(dǎo)體裝置112’的頂表面(例如，絕緣層112b’的頂表面)，以在載體20上形成經(jīng)包封半導(dǎo)體裝置110’。

參照?qǐng)D2及圖3，在一些實(shí)施例中，對(duì)經(jīng)包封半導(dǎo)體裝置110’的頂表面執(zhí)行薄化工藝。因此，包封材料114受到研磨從而顯露出導(dǎo)電柱116及半導(dǎo)體裝置112的電端子112a。在絕緣層112b’覆蓋電端子112a的實(shí)施例中，圖2所示絕緣層112b’也受到研磨從而形成圖3所示顯露出下面的電端子112a的絕緣層112b。在一些實(shí)施例中，薄化工藝可為例如利用化學(xué)刻蝕劑及磨料以使包封材料114及半導(dǎo)體裝置112’反應(yīng)并研磨掉包封材料114’及半導(dǎo)體裝置112’的機(jī)械研磨或化學(xué)機(jī)械拋光(chemicalmechanicalpolishing，cmp)工藝。所得結(jié)構(gòu)示出于圖3中。在執(zhí)行薄化工藝之后，半導(dǎo)體裝置112的頂表面與包封材料114的頂表面大體上齊平，如圖3所示。然而，盡管上述cmp工藝被呈現(xiàn)為一個(gè)說(shuō)明性實(shí)施例，但其并不旨在限制所述實(shí)施例。作為另一選擇也可使用任何其他合適的移除工藝來(lái)將包封材料114及半導(dǎo)體裝置112’薄化。舉例來(lái)說(shuō)，作為另一選擇可利用一系列化學(xué)刻蝕劑。作為另一選擇可利用此種工藝及任何其他合適的工藝，且所有這些工藝完全旨在包含于所述實(shí)施例的范圍內(nèi)。

在某一實(shí)施例中，對(duì)經(jīng)包封半導(dǎo)體裝置110’的頂表面進(jìn)行研磨及拋光，直到顯露出導(dǎo)電柱116及半導(dǎo)體裝置112的電端子112a。在一些實(shí)施例中，也可對(duì)導(dǎo)電柱116的尖端和/或電端子112a的尖端進(jìn)行研磨以獲得大體上平坦的表面。因此，包封材料114的經(jīng)研磨表面與導(dǎo)電柱116的頂表面及半導(dǎo)體裝置112的電端子112a的頂表面大體上共面。

在說(shuō)明書通篇中，將如圖3所示的包括半導(dǎo)體裝置112、包封材料114及延伸穿過(guò)包封材料114的導(dǎo)電柱116的所得結(jié)構(gòu)稱為經(jīng)包封半導(dǎo)體裝置110，經(jīng)包封半導(dǎo)體裝置110可在所述工藝中具有晶片形式。因此，在經(jīng)包封半導(dǎo)體裝置110中，包封材料114包封半導(dǎo)體裝置112及導(dǎo)電柱116，且顯露出導(dǎo)電柱116的頂表面及半導(dǎo)體裝置112的電端子112a的頂表面。在薄化工藝之后，可視需要執(zhí)行清潔步驟例如以清潔并移除從薄化工藝產(chǎn)生的殘留物。

參照?qǐng)D4及圖5，在經(jīng)包封半導(dǎo)體裝置110之上形成重布線結(jié)構(gòu)120。在一些實(shí)施例中，在包封材料114及半導(dǎo)體裝置112上形成重布線結(jié)構(gòu)120。重布線結(jié)構(gòu)120電連接到導(dǎo)電柱116及半導(dǎo)體裝置112的電端子112a。即，導(dǎo)電柱116通過(guò)重布線結(jié)構(gòu)120電連接到半導(dǎo)體裝置112的電端子112a。在一些實(shí)施例中，作為另一選擇多個(gè)介電層及多個(gè)重布線路層可堆疊在彼此頂部上，以形成圖5所示重布線結(jié)構(gòu)120。重布線結(jié)構(gòu)120至少包括電連接到半導(dǎo)體裝置112及導(dǎo)電柱116的第一介電層121及第一重布線路層122。在一些實(shí)施例中，形成重布線結(jié)構(gòu)120可包括以下步驟。

在一些實(shí)施例中，在經(jīng)包封半導(dǎo)體裝置110上形成第一介電層121。重布線結(jié)構(gòu)120的第一介電層121的材料可包括有機(jī)聚合物，例如但不限于聚酰亞胺等。第一介電層121包含至少一個(gè)第一通孔開口1211。在一些實(shí)施例中，第一介電層121可包括多個(gè)第一通孔開口1211a、1211b。舉例來(lái)說(shuō)，第一通孔開口1211a中的一者與電端子112a中的一者大體上對(duì)準(zhǔn)(aligned)，且第一通孔開口1211b中的另一者與導(dǎo)電柱116中的一者大體上對(duì)準(zhǔn)。在這些實(shí)施例中的一者中，用語(yǔ)“大體上對(duì)準(zhǔn)”意味著通孔開口至少部分地顯露出下面的結(jié)構(gòu)(例如，電端子112a和/或?qū)щ娭?16)。

然后，在第一介電層121上形成第一重布線路層122。在一些實(shí)施例中，第一重布線路層122填充第一通孔開口1211a、1211b以形成通孔部分1221a、1221b，且連接在第一通孔開口1211a、1211b之間。第一重布線路層122的材料可包括銅或任何其他合適的材料。在一些實(shí)施例中，通過(guò)鍍覆(plating)工藝來(lái)形成第一重布線路層122，所述鍍覆工藝是在大體上為4安培/平方分米(amperespersquaredecimeter，asd)到6asd的電流密度下實(shí)施。本文中所采用的電流密度高于用于形成傳統(tǒng)重布線路層的常規(guī)電流密度(例如，約1asd)。因此，本實(shí)施例中的鍍覆速度及生產(chǎn)效率提高，從而節(jié)省半導(dǎo)體封裝100的總體生產(chǎn)成本。舉例來(lái)說(shuō)，本實(shí)施例中的生產(chǎn)效率(例如，晶片/小時(shí))相較于傳統(tǒng)鍍覆工藝的生產(chǎn)效率提高了3倍，此可引起晶片生產(chǎn)成本降低1％。當(dāng)在鍍覆時(shí)利用4asd到6asd的電流密度時(shí)，通過(guò)實(shí)驗(yàn)證明，所得結(jié)構(gòu)(例如，第一重布線路層122)的特征在于在具有可接受的信號(hào)及電力完整性的同時(shí)其表面為粗糙的(或半光亮的)、受到的應(yīng)力小且機(jī)械強(qiáng)度強(qiáng)。

在4asd到6asd的電流密度下實(shí)施的鍍覆工藝中，鍍覆速度提高，因此電鍍?cè)?electroplatingbath)的浸沒(méi)時(shí)間縮短。另外，無(wú)需在電鍍?cè)≈刑砑永绻饬羷⒘髌絼⒅虚g物等添加劑來(lái)改善電鍍?cè)〉男阅堋Ｒ虼?#xff0c;所得結(jié)構(gòu)(例如，第一重布線路層122)中的例如c、n、o、s、cl等雜質(zhì)可顯著減少。因此，可避免或至少顯著減少重布線路層中的空隙(void)形成，由于重布線路層的空隙形成會(huì)導(dǎo)致重布線路層裂縫。因此，所得結(jié)構(gòu)(例如，第一重布線路層122)可具有更強(qiáng)的機(jī)械強(qiáng)度。

在一些實(shí)施例中，第一重布線路層122的粒徑(grainsize)大體上介于350納米(nm)到700nm范圍內(nèi)。舉例來(lái)說(shuō)，第一重布線路層122的粒徑為例如約581nm，但并非僅限于此。因此，第一重布線路層122可具有相對(duì)粗糙的外表面。舉例來(lái)說(shuō)，第一重布線路層122的上表面的表面粗糙度大體上介于80nm到200nm范圍內(nèi)。在這些實(shí)施例中的一者中，第一重布線路層122的上表面的表面粗糙度為例如約154nm，但并非僅限于此。如此一來(lái)，由于第一重布線路層122具有粗糙的外表面，因此介電層與第一重布線路層122之間的結(jié)合強(qiáng)度可得到改善，以避免或至少降低重布線結(jié)構(gòu)120脫層(delamination)的風(fēng)險(xiǎn)。

圖11示出根據(jù)一些實(shí)施例的重布線結(jié)構(gòu)的局部放大圖。應(yīng)注意，圖11示出圖4所示第一重布線路層122的局部放大圖。參照?qǐng)D4及圖11，當(dāng)提到通過(guò)上述鍍覆工藝形成的第一重布線路層122的結(jié)構(gòu)特性時(shí)，填充第一通孔開口1211的第一重布線路層122的上表面與第一重布線路層122的其余部分的上表面大體上共面。也就是說(shuō)，通孔部分1221a、1221b的上表面與第一重布線路層122的其余部分的上表面大體上共面，如圖4所示。應(yīng)注意，第一重布線路層122的上表面在圖4中被示出為平坦的表面。然而，所屬領(lǐng)域中的一般技術(shù)人員應(yīng)理解，通孔部分1221a、1221b的上表面可略低于(例如，高度差等于或小于0.5μm)第一重布線路層122的其余部分的上表面，如圖11所示。這些結(jié)構(gòu)特性可減少第一重布線路層122上的應(yīng)力集中，以進(jìn)一步提高第一重布線路層122的機(jī)械強(qiáng)度。在這些實(shí)施例中的一者中，用語(yǔ)“大體上共面”意味著第一重布線路層122的上表面的最高點(diǎn)與第一重布線路層122的上表面的最低點(diǎn)之間的垂直距離d1大體上等于或小于0.5微米(μm)。

在一些實(shí)施例中，第一重布線路層122可包括通孔部分1221及電路部分1222。通孔部分1221填充第一通孔開口1121，且電路部分1222連接通孔部分1221并在第一介電層121之上延伸。因此，垂直距離d1為通孔部分1221的上表面的最低點(diǎn)與電路部分1222的上表面的最高點(diǎn)之間的距離。也就是說(shuō)，在此實(shí)施例中，通孔部分1221的上表面與電路部分1222的上表面之間的最大垂直距離d1大體上等于或小于0.5μm。

可重復(fù)相似的工藝來(lái)形成圖5所示重布線結(jié)構(gòu)120，重布線結(jié)構(gòu)120具有堆疊在彼此頂部上的多個(gè)介電層(例如，介電層121、123、125)及多個(gè)重布線路層(例如，重布線路層122、124、126)。在一些實(shí)施例中，也可利用上述鍍覆工藝(即，在4asd到6asd的電流密度下實(shí)施的鍍覆工藝)來(lái)形成重布線路層中的其余者(例如，重布線路層124、126)。因此，重布線結(jié)構(gòu)120中的重布線路層中的其余者(例如，重布線路層124、126)可具有與第一重布線路層122所具有的特性相同的特性。應(yīng)注意，重布線結(jié)構(gòu)120中的重布線路層中的每一者的上表面在圖5中被示出為平坦的表面。然而，所屬領(lǐng)域中的一般技術(shù)人員應(yīng)理解，填充通孔開口的通孔部分的上表面可略低于(例如，高度差等于或小于0.5μm)重布線路層的其余部分的上表面，如圖11所示。

在替代實(shí)施例中，相似的鍍覆工藝(即，在4asd到6asd的電流密度下實(shí)施的鍍覆工藝)可應(yīng)用于背側(cè)重布線層(rdl)工藝，以形成背側(cè)重布線層(redistributionlayer，rdl)中的重布線路層的。因此，背側(cè)rdl的半導(dǎo)體封裝中的重布線路層所具有的特性可與第一重布線路層122所具有的特性相同。即，背側(cè)rdl中的重布線路層的上表面(面對(duì)半導(dǎo)體裝置112的表面)為大體上平坦的表面(例如，高度差等于或小于0.5μm)。在一些實(shí)施例中，可通過(guò)利用更低asd(例如，約1asd)的鍍覆工藝來(lái)形成背側(cè)rdl中的最上(upmost)重布線路層，且可通過(guò)利用前述較高asd(例如，約4asd到6asd)的鍍覆工藝來(lái)形成背側(cè)rdl中的其余重布線路層。因此，此最上重布線路層的通孔部分可在上表面上具有凹陷(dent)，且凹陷的深度可大于0.5μm(例如，約0.5μm)。此凹陷可有利于在凹陷上設(shè)置并聚集焊料材料。背側(cè)rdl中的重布線路層的其余部分的上表面可為大體上平坦的表面(例如，高度差等于或小于0.5μm)。

在替代實(shí)施例中，可通過(guò)利用較低asd(例如，約1asd)的鍍覆工藝來(lái)形成其余的重布線路層(例如，重布線路層124、126)。因此，此種重布線路層的上表面的最高點(diǎn)與此重布線路層的上表面的最低點(diǎn)之間的垂直距離d1可大于0.5μm。舉例來(lái)說(shuō)，此垂直距離可為約0.5μm。然而，本公開并非僅限于此。

在一些實(shí)施例中，重布線路層126可包括至少一個(gè)凸塊下金屬(underbumpmetallurgy，ubm)層1261(圖中示出多個(gè)凸塊下金屬層1261)以用于進(jìn)一步電連接。詳細(xì)來(lái)說(shuō)，在第一重布線路層122之上形成(第三)介電層125，且介電層125包含至少一個(gè)凸塊開口1251(本文中示出多個(gè)凸塊開口1251)。然后，在介電層125上形成凸塊下金屬層1261，且凸塊下金屬層1261填充凸塊開口1251以連接到被凸塊開口1251顯露出的下伏(underlying)重布線路層。然后，在凸塊開口1251上設(shè)置至少一個(gè)導(dǎo)電凸塊130(本文中示出多個(gè)導(dǎo)電凸塊130)。在一些實(shí)施例中，重布線路層126還可包括至少一個(gè)連接墊1262(圖中示出多個(gè)連接墊1262)。

參照?qǐng)D6，在一些實(shí)施例中，在凸塊下金屬層1261上設(shè)置至少一個(gè)導(dǎo)電凸塊130(圖中示出多個(gè)導(dǎo)電凸塊130)，且在連接墊1262上形成至少一個(gè)集成無(wú)源裝置(integratedpassivedevice，ipd)132(圖中示出多個(gè)集成無(wú)源裝置132)。導(dǎo)電凸塊130及集成無(wú)源裝置132電連接到第一重布線路層122。形成導(dǎo)電凸塊130可包括：將焊料球放置在凸塊下金屬層1261上，然后對(duì)焊料球進(jìn)行回焊。在替代實(shí)施例中，形成導(dǎo)電凸塊130可包括：執(zhí)行鍍覆工藝以在凸塊下金屬層1261上形成焊料材料，然后對(duì)焊料材料進(jìn)行回焊。導(dǎo)電凸塊130也可包括導(dǎo)電柱或具有焊料蓋(soldercap)的導(dǎo)電柱，所述焊料蓋也可通過(guò)鍍覆來(lái)形成。集成無(wú)源裝置132可利用例如薄膜及光刻處理等標(biāo)準(zhǔn)晶片制作技術(shù)來(lái)制作，且可通過(guò)例如倒裝芯片結(jié)合或焊線結(jié)合等安裝在連接墊1262上。

參照?qǐng)D6及圖7，可移除圖6所示載體20。在一些實(shí)施例中，通過(guò)使剝離層21喪失或降低粘附性來(lái)將載體20從經(jīng)包封半導(dǎo)體裝置110及介電層190(如果存在)分離。然后將剝離層21與載體20一起移除。舉例來(lái)說(shuō)，可將剝離層21暴露于紫外光，以使得剝離層21喪失或降低粘附性，且因此載體20及剝離層21可從經(jīng)包封半導(dǎo)體裝置110及介電層190(如果存在)移除。

現(xiàn)在參照?qǐng)D8，在具有介電層190的實(shí)施例中，接著可對(duì)介電層190執(zhí)行圖案化工藝以形成多個(gè)開口1901。因此，形成具有多個(gè)開口1901的介電層190’。開口1901分別與導(dǎo)電柱116大體上對(duì)準(zhǔn)以顯露出導(dǎo)電柱116的底端。在一些實(shí)施例中，可通過(guò)光刻工藝、激光鉆孔工藝等來(lái)形成開口1901。

參照?qǐng)D9，可在經(jīng)包封半導(dǎo)體裝置110上設(shè)置多個(gè)導(dǎo)電凸塊140以電連接到導(dǎo)電柱116。在一些實(shí)施例中，在介電層190’的開口1901中設(shè)置導(dǎo)電凸塊140以連接到導(dǎo)電柱116。此時(shí)，可大體上形成了半導(dǎo)體封裝100。在載體20上不形成介電層190的實(shí)施例中，可在經(jīng)包封半導(dǎo)體裝置110上直接設(shè)置導(dǎo)電凸塊140以電連接到導(dǎo)電柱116。

圖10示出根據(jù)一些實(shí)施例的半導(dǎo)體封裝的示意性剖視圖。現(xiàn)在參照?qǐng)D10，在一些實(shí)施例中，可在導(dǎo)電凸塊140上設(shè)置另一半導(dǎo)體裝置200，且半導(dǎo)體裝置200通過(guò)導(dǎo)電凸塊140電連接到導(dǎo)電柱116。換句話說(shuō)，半導(dǎo)體裝置200通過(guò)導(dǎo)電凸塊140安裝在經(jīng)包封半導(dǎo)體裝置110上。在一些實(shí)施例中，半導(dǎo)體裝置200可為封裝、裝置管芯、無(wú)源裝置和/或類似裝置。在一些實(shí)施例中，半導(dǎo)體封裝100可結(jié)合垂直向分離(discrete)的存儲(chǔ)器與邏輯封裝，且半導(dǎo)體裝置200可用于存儲(chǔ)器中，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamicrandomaccessmemory,dram)及其他類似物，但本公開并非僅限于此。此時(shí)，可大體上形成了疊層封裝(packageonpackage，pop)結(jié)構(gòu)10。

圖12示出根據(jù)一些實(shí)施例的半導(dǎo)體封裝的局部剖視圖。應(yīng)注意，圖12所示半導(dǎo)體封裝100a包含與早前參照?qǐng)D1到圖10所公開的半導(dǎo)體封裝100相同或相似的許多特征。為了清晰及簡(jiǎn)明的目的，可省略相同或相似特征的詳細(xì)說(shuō)明，且相同或相似的參考編號(hào)標(biāo)示相同或類似的組件。圖12所示半導(dǎo)體封裝100a與關(guān)于圖1到圖10的半導(dǎo)體封裝100之間的重要不同闡述如下。

現(xiàn)在參照?qǐng)D12，在一些實(shí)施例中，形成重布線結(jié)構(gòu)可包括以下步驟。在形成第一重布線路層122之后，接著在第一重布線路層122上形成第二介電層123，且第二介電層123包含至少一個(gè)第二通孔開口1231(圖中示出多個(gè)第二通孔開口1231，但并非僅限于此)。在一些實(shí)施例中，第二通孔開口1231與第一介電層121的第一通孔開口1211大體上對(duì)準(zhǔn)。本文中，用語(yǔ)“大體上對(duì)準(zhǔn)”意味著第二通孔開口1231至少部分地顯露出下面的第一通孔開口1211和/或通孔部分1221。然后，在第二介電層123上形成第二重布線路層124，且第二重布線路層124填充第二通孔開口1231以形成通孔部分1241。通過(guò)利用較高asd(例如，4asd到6asd)形成第一重布線路層122，第一重布線路層122的結(jié)構(gòu)特性(例如，通孔部分1221的上表面與電路部分1222的上表面大體上共面)使得通孔部分1241能夠直接堆疊在通孔部分1221上。換句話說(shuō)，通孔部分1241能夠沿著軸線a1與通孔部分1221大體上對(duì)準(zhǔn)。因此，可改善重布線結(jié)構(gòu)120’的布局設(shè)計(jì)的靈活性。

在一些實(shí)施例中，也可通過(guò)鍍覆工藝來(lái)形成第二重布線路層124，所述鍍覆工藝是在大體上為4asd到6asd的電流密度下實(shí)施。因此，填充第二通孔開口1231的第二重布線路層124(例如，通孔部分1241)的上表面與第二重布線路層124的其余部分的上表面大體上共面。本文中，用語(yǔ)“大體上共面”意味著第一重布線路層122的上表面的最高點(diǎn)與第一重布線路層122的上表面的最低點(diǎn)之間的垂直距離(例如，垂直距離d1)大體上等于或小于0.5μm。因此，重布線路層的隨后形成在重布線路層上的通孔部分可直接堆疊在第二重布線路層124的通孔部分1241的頂部上。

在本實(shí)施例中，重布線結(jié)構(gòu)120’中的重布線路層中的每一者均通過(guò)在大體上為4asd到6asd的電流密度下實(shí)施的鍍覆工藝來(lái)形成，因此重布線結(jié)構(gòu)120’中的重布線路層的通孔部分可堆疊在彼此的頂部上。即，重布線路層的通孔部分大體上彼此對(duì)準(zhǔn)。因此，在一些實(shí)施例中，第三介電層125(例如，最頂介電層)可包含至少一個(gè)凸塊開口1251(圖中示出多個(gè)凸塊開口1251)。在本實(shí)施例中，凸塊開口1251與第一通孔開口1211大體上對(duì)準(zhǔn)，且在凸塊開口1251上設(shè)置有至少一個(gè)導(dǎo)電凸塊130(圖中示出多個(gè)導(dǎo)電凸塊130)以與第一通孔開口1211對(duì)準(zhǔn)并電連接到第一重布線路層122。通過(guò)此種配置，由于重布線結(jié)構(gòu)120’中的重布線路層的通孔部分大體上彼此對(duì)準(zhǔn)而非彼此錯(cuò)開來(lái)避免通孔堆疊，因此可減小導(dǎo)電凸塊130中的相鄰兩個(gè)導(dǎo)電凸塊之間的節(jié)距(pitch)p1。舉例來(lái)說(shuō)，導(dǎo)電凸塊130中的相鄰兩個(gè)導(dǎo)電凸塊之間的節(jié)距p1大體上介于20μm到100μm范圍內(nèi)。在實(shí)施方案中的一者中，節(jié)距p1可大體上小于80μm。

圖13示出根據(jù)一些實(shí)施例的半導(dǎo)體封裝的重布線路層及半導(dǎo)體裝置的示意性俯視圖。應(yīng)注意，為了清晰及簡(jiǎn)明的目的，圖13中省略了半導(dǎo)體封裝的其他元件。一般來(lái)說(shuō)，由于例如銅等金屬與例如硅等半導(dǎo)體材料之間的熱膨脹系數(shù)(coefficientofthermalexpansion，cte)的固有失配(mismatch)，當(dāng)系統(tǒng)經(jīng)歷例如從銅退火溫度冷卻到室溫等溫度變化時(shí)，會(huì)在電路附近產(chǎn)生應(yīng)力。此種應(yīng)力對(duì)裝置性能具有顯著影響。由cte失配造成的應(yīng)力通常沿著經(jīng)包封半導(dǎo)體裝置(例如，圖9所示經(jīng)包封半導(dǎo)體裝置110)的對(duì)角線為最強(qiáng)。因此，通常會(huì)在經(jīng)包封半導(dǎo)體裝置的對(duì)角區(qū)周圍設(shè)計(jì)凈空區(qū)域(keepoutzone，koz)。

現(xiàn)在參照?qǐng)D13，在一些實(shí)施例中，通過(guò)利用較高asd(例如，4asd到6asd)的鍍覆工藝形成的重布線路層(例如，第一重布線路層122)繼承了具有強(qiáng)機(jī)械強(qiáng)度的特性。因此，此重布線路層可承受更高的應(yīng)力，因而可消除或減小不需要的凈空區(qū)域。因此，在本實(shí)施例中，第一重布線路層122沿著與半導(dǎo)體裝置112的上表面的對(duì)角線dl平行的方向延伸而無(wú)需維持任何凈空區(qū)域。因此，通過(guò)利用更高asd(例如，4asd到6asd)形成重布線路層，可改善重布線路層的布局設(shè)計(jì)的靈活性。

總之，通過(guò)在約4asd到6asd的電流密度下實(shí)施的鍍覆工藝來(lái)形成重布線結(jié)構(gòu)的重布線路層。如此一來(lái)，所得結(jié)構(gòu)(例如，重布線路層)的特征在于填充通孔開口的重布線路層的上表面與重布線路層的其余部分的上表面大體上共面。由于此種結(jié)構(gòu)特性，重布線路層的通孔部分可堆疊在彼此的頂部上(即，彼此對(duì)準(zhǔn))，此會(huì)改善重布線路層的布局設(shè)計(jì)的靈活性。此外，由于重布線路層的通孔部分大體上彼此對(duì)準(zhǔn)而非彼此錯(cuò)開，因此可減小設(shè)置在重布線路層的最頂通孔部分上的導(dǎo)電凸塊中的相鄰兩個(gè)導(dǎo)電凸塊之間的節(jié)距。

另外，利用較高asd(例如，4asd到6asd)形成的重布線路層的特征可在于，在具有可接受的信號(hào)及電力完整性的同時(shí)，其表面上為粗糙的(或半光亮的)、受到的應(yīng)力低且機(jī)械強(qiáng)度強(qiáng)。由于此種重布線路層的粗糙的外表面，介電層與重布線路層之間的結(jié)合強(qiáng)度可得到改善，以避免或至少降低重布線結(jié)構(gòu)脫層的風(fēng)險(xiǎn)。此外，由于此種重布線路層的機(jī)械強(qiáng)度強(qiáng)，可消除或減小不需要的用于避免電路開裂的凈空區(qū)域，以進(jìn)一步改善重布線路層的布局設(shè)計(jì)的靈活性。

基于以上論述，可看出本公開提供各種優(yōu)點(diǎn)。然而，應(yīng)理解，本文中未必論述所有優(yōu)點(diǎn)，且其他實(shí)施例可提供不同的優(yōu)點(diǎn)，并且對(duì)于所有實(shí)施例來(lái)說(shuō)并不需要特定優(yōu)點(diǎn)。

根據(jù)本公開的一些實(shí)施例，一種半導(dǎo)體封裝包括經(jīng)包封半導(dǎo)體裝置及重布線結(jié)構(gòu)。所述重布線結(jié)構(gòu)設(shè)置在所述經(jīng)包封半導(dǎo)體裝置之上且電連接到所述經(jīng)包封半導(dǎo)體裝置。所述重布線結(jié)構(gòu)包括第一介電層及第一重布線路層。所述第一介電層包含第一通孔開口。所述第一重布線路層設(shè)置在第一介電層上且包含填充第一通孔開口的通孔部分以及連接通孔部分且在第一介電層之上延伸的電路部分。通孔部分的上表面與電路部分的上表面之間的最大垂直距離大體上等于或小于0.5μm。

根據(jù)本公開的一些實(shí)施例，所述重布線結(jié)構(gòu)還包括：第二介電層，設(shè)置在所述第一重布線路層上且包含第二通孔開口，所述第二通孔開口與所述第一通孔開口對(duì)準(zhǔn)；以及第二重布線路層，設(shè)置在所述第二介電層上且填充所述第二通孔開口。

根據(jù)本公開的一些實(shí)施例，所述第二通孔開口顯露出所述第一重布線路層的所述通孔部分的至少一部分。

根據(jù)本公開的一些實(shí)施例，所述重布線結(jié)構(gòu)還包括：第三介電層，設(shè)置在所述第一重布線路層上且包含凸塊開口，所述凸塊開口與所述第一通孔開口對(duì)準(zhǔn)；以及導(dǎo)電凸塊，設(shè)置在所述凸塊開口上，其中所述導(dǎo)電凸塊與所述第一通孔開口對(duì)準(zhǔn)且電連接到所述第一重布線路層。

根據(jù)本公開的一些實(shí)施例，所述重布線結(jié)構(gòu)還包括：凸塊下金屬層，設(shè)置在所述第三介電層上且填充所述凸塊開口，其中所述導(dǎo)電凸塊設(shè)置在所述凸塊下金屬層上。

根據(jù)本公開的一些實(shí)施例，所述第一重布線路層的上表面的表面粗糙度介于80納米到200納米之間。

根據(jù)本公開的一些實(shí)施例，一種半導(dǎo)體封裝包括經(jīng)包封半導(dǎo)體裝置及重布線結(jié)構(gòu)。所述經(jīng)包封半導(dǎo)體裝置包括由包封材料包封的半導(dǎo)體裝置。所述重布線結(jié)構(gòu)設(shè)置在所述經(jīng)包封半導(dǎo)體裝置之上且電連接到所述半導(dǎo)體裝置。所述重布線結(jié)構(gòu)包括第一介電層及第一重布線路層。所述第一介電層包含第一通孔開口。所述第一重布線路層填充第一通孔開口且在第一介電層之上延伸。第一重布線路層的上表面的最高點(diǎn)與第一重布線路層的上表面的最低點(diǎn)之間的垂直距離大體上等于或小于0.5μm。

根據(jù)本公開的一些實(shí)施例，所述第一重布線路層包含填充所述第一通孔開口的通孔部分及連接所述通孔部分的電路部分，且所述垂直距離為所述通孔部分的上表面的最低點(diǎn)與所述電路部分的上表面的最高點(diǎn)之間的距離。

根據(jù)本公開的一些實(shí)施例，所述經(jīng)包封半導(dǎo)體裝置還包括延伸穿過(guò)所述包封材料的多個(gè)導(dǎo)電柱，且所述導(dǎo)電柱通過(guò)所述重布線結(jié)構(gòu)電連接到所述半導(dǎo)體裝置的多個(gè)電端子。

根據(jù)本公開的一些實(shí)施例，所述第一通孔開口的數(shù)目為多個(gè)，所述第一通孔開口中的一者與所述電端子中的一者對(duì)準(zhǔn)，所述第一通孔開口中的另一者與所述導(dǎo)電柱中的一者對(duì)準(zhǔn)，且所述第一重布線路層填充所述第一通孔開口中的所述一者及所述第一通孔開口中的所述另一者，且連接于所述第一通孔開口中的所述一者與所述第一通孔開口中的所述另一者之間。

根據(jù)本公開的一些實(shí)施例，所述第一重布線路層沿著與所述半導(dǎo)體裝置的上表面的對(duì)角線平行的方向延伸。

根據(jù)本公開的一些實(shí)施例，所述重布線結(jié)構(gòu)還包括：第二介電層，設(shè)置在所述第一重布線路層上且包含第二通孔開口，所述第二通孔開口與所述第一通孔開口對(duì)準(zhǔn)；以及第二重布線路層，設(shè)置在所述第二介電層上且填充所述第二通孔開口。

根據(jù)本公開的一些實(shí)施例，所述的半導(dǎo)體封裝還包括：多個(gè)導(dǎo)電凸塊，設(shè)置在所述重布線結(jié)構(gòu)上且電連接到所述重布線結(jié)構(gòu)，其中所述導(dǎo)電凸塊中的一者與所述第一通孔開口對(duì)準(zhǔn)。

根據(jù)本公開的一些實(shí)施例，所述導(dǎo)電凸塊中的相鄰兩個(gè)導(dǎo)電凸塊之間的節(jié)距介于20微米到100微米之間。

根據(jù)本公開的一些實(shí)施例，所述第一重布線路層的所述上表面的表面粗糙度介于80納米到200納米之間。

根據(jù)本公開的一些實(shí)施例，所述第一重布線路層的粒徑介于350納米到700納米之間。

根據(jù)本公開的一些實(shí)施例，一種制造半導(dǎo)體封裝的方法包括以下步驟。在載體上形成經(jīng)包封半導(dǎo)體裝置，其中所述經(jīng)包封半導(dǎo)體裝置包括由包封材料包封的半導(dǎo)體裝置。在所述經(jīng)包封半導(dǎo)體裝置之上形成重布線結(jié)構(gòu)，其中在所述經(jīng)包封半導(dǎo)體裝置之上形成所述重布線結(jié)構(gòu)包括以下步驟。在所述經(jīng)包封半導(dǎo)體裝置上形成第一介電層，其中所述第一介電層包含第一通孔開口。通過(guò)在大體上為4安培/平方分米(asd)到6asd的電流密度下實(shí)施的鍍覆工藝在第一介電層上形成第一重布線路層。填充第一通孔開口的第一重布線路層的上表面與第一重布線路層的其余部分的上表面大體上共面。

根據(jù)本公開的一些實(shí)施例，形成所述重布線結(jié)構(gòu)還包括：在所述第一重布線路層上形成第二介電層，其中所述第二介電層包含第二通孔開口，所述第二通孔開口與所述第一通孔開口對(duì)準(zhǔn)；以及在所述第二介電層上形成第二重布線路層，其中所述第二重布線路層填充所述第二通孔開口，且填充所述第二通孔開口的所述第二重布線路層的上表面與所述第二重布線路層的其余部分的上表面共面。

根據(jù)本公開的一些實(shí)施例，所述第二重布線路層是通過(guò)在4安培/平方分米到6安培/平方分米的電流密度下實(shí)施的鍍覆工藝來(lái)形成。

根據(jù)本公開的一些實(shí)施例，形成所述重布線結(jié)構(gòu)還包括：在所述第一重布線路層上形成第三介電層，其中所述第三介電層包含凸塊開口，所述凸塊開口與所述第一通孔開口對(duì)準(zhǔn)；以及在所述凸塊開口上形成導(dǎo)電凸塊，其中所述導(dǎo)電凸塊與所述第一通孔開口對(duì)準(zhǔn)且電連接到所述第一重布線路層。

以上概述了若干實(shí)施例的特征，以使所屬領(lǐng)域中的技術(shù)人員可更好地理解本公開的各個(gè)方面。所屬領(lǐng)域中的技術(shù)人員應(yīng)理解，其可容易地使用本公開作為設(shè)計(jì)或修改其他工藝及結(jié)構(gòu)的基礎(chǔ)來(lái)施行與本文中所介紹的實(shí)施例相同的目的和/或?qū)崿F(xiàn)與本文中所介紹的實(shí)施例相同的優(yōu)點(diǎn)。所屬領(lǐng)域中的技術(shù)人員還應(yīng)認(rèn)識(shí)到，這些等效構(gòu)造并不背離本公開的精神及范圍，而且他們可在不背離本公開的精神及范圍的條件下對(duì)其作出各種改變、代替及變更。

總結(jié)

以上是生活随笔為你收集整理的封装 电流密度 重布线_半导体封装及其制造方法与流程的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。