9）ttime部分

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity ttime is port(clock:in std_logic;sm:out std_logic ); end ttime; architecture st of ttime is signal s:std_logic:='0'; constant clk:time:=2 ns; begin process(clock,s) begin if (falling_edge(clock)) then--rising_edge(clock)--wait for clk/2;if (s='0') thens<='1';elsif (s='1') thens<='0';end if; end if; end process; sm<=s; end st;

接口設計：
Clock：時鐘信號
sm：指令輸出
功能實現：
通過外部給定的clock信號，生成整個cpu的sm使能信號，并傳遞給各個部件。
仿真驗證：
與cpu在同一文件中，與cpu同仿真。

總結

以上是生活随笔為你收集整理的计算机系统原理实验：模型机（十）ttime部分的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。