verilog代码编写工具
1. Verilog 代碼格式化工具(見附件)
http://www.pudn.com/downloads437/sourcecode/embedded/detail1846481.html
?
2. Sublime(Verilog + Verilog-Automatic 插件)
http://blog.csdn.net/david_xtd/article/details/46373419
?
3. 解釋器Silos
http://blog.csdn.net/u010211892/article/details/40488669
?
4. debussy,synplify
http://blog.csdn.net/rill_zhen/article/details/7819855
?
5. Eclipse Verilog editor
http://sourceforge.net/projects/veditor/
?
6. v2html,一個讀Verilog的perl腳本
?
7. SlickEdit
8.notepad++和sublime text3
https://blog.csdn.net/husipeng86/article/details/52357393
9.Vim其實一款Linux系統(tǒng)下常用的編輯器,在Windows下叫Gvim,由于它的高度可定制性,操作命令,使得編程者在編寫代碼的時候雙手甚至可以不用離開鍵盤,只需要輸入相應(yīng)的命令便可以完成整個編程。可以說是程序員的最愛了。那么我這里為什么推薦使用Gvim來編寫Verilog HDL呢,首先就是因為它的高度可定制性。
https://cloud.tencent.com/developer/article/1080774
總結(jié)
以上是生活随笔為你收集整理的verilog代码编写工具的全部內(nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: linux-pcap 抓包程序框架
- 下一篇: 移动文件读/写指针----lseek