原文?http://www.cnblogs.com/surpassal/archive/2012/10/26/D_FlipFlop.html

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? D觸發器門級電路結構

　　CP=0時，G3和G4關閉，而由于Q3=‘1’且Q4=‘1’，G5和G6打開。這時，D端的變化在經過G5和G6兩個與非門的延遲Tsu之后才傳輸到Q5和Q6端，這段時間Tsu就是建立時間。

　　從CP=0跳至CP=1的時刻開始，Q5和Q6要經過G3和G4兩個與非門的延遲Thd才能傳遞到Q3和Q4，從而改變Q3和Q4的值，而這段時間稱為保持時間，期間Q3和Q4始終為‘1’；如果D輸入信號在CP跳變為'1'時刻之后Thd時間內發生跳變，因為此時Q3和Q4還沒發生變化，均為’1’，G5和G6打開，Q5和Q6的狀態將會發生跳變，末端SR鎖存器的輸出Q也發生跳變，造成錯誤的鎖存值。（這里會有一個疑問，當CP跳變時刻之后Thd時間內，D的變化還沒傳遞到Q5和Q6呢，這個時候Q5和Q6未變化，鎖存的是正確的值啊。注意，我們分析的是最壞的情況，做最壞的打算。）

?

轉載于:https://www.cnblogs.com/exirrl/p/3985147.html

總結

以上是生活随笔為你收集整理的[转+个人整理]从D触发器的逻辑结构说明建立时间和保持时间的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。