使用verilog語言對灰度轉(zhuǎn)換算法進(jìn)行設(shè)計

將YCrCb轉(zhuǎn)換成灰度

verilog程序設(shè)計如下圖所示：

仿真截圖如下圖所示：

module YCrCb(
input clk,
input rst,
input [4:0] R,
input [5:0] G,
input [4:0] B,
output [7:0] Y);

    wire [7:0] R0, G0, B0;
    assign R0 = {R, R[4:2]};
    assign G0 = {G, G[5:4]};
    assign B0 = {B, B[4:2]};
    
    reg [15:0] R1, G1, B1;
    
    always 

總結(jié)

以上是生活随笔為你收集整理的verilog对YCrCb转换灰度设计及仿真的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。