題目: 數(shù)字電子時鐘設(shè)計.

所需硬件: 信號發(fā)生器1臺、導(dǎo)線若干、D觸發(fā)器18個(4+3+4+3+4)、16進制四引腳直接顯示數(shù)碼管6個、74151芯片4個、邏輯門若干、5V電源、10KΩ電阻若干、開關(guān)若干.

技術(shù)準(zhǔn)備: 設(shè)計完好的同步十進制加法計數(shù)電路(參考博客之前的解析)、設(shè)計完好的同步六進制加法計數(shù)電路(最晚明天將設(shè)計思路發(fā)布到博客中)、設(shè)計完好的同步十二進制加法計數(shù)電路(最晚明天將設(shè)計思路發(fā)布到博客中)、設(shè)計完好的十二進制數(shù)碼管譯碼電路(本博文結(jié)尾處展示).

設(shè)計思路:

? ? ? ? 六十進制=六進制×十進制: 同步十進制加法計數(shù)電路作為六十進制兩個數(shù)字的低位, 同步六進制加法計數(shù)電路作為六十進制兩個數(shù)字的高位, 同步十進制加法計數(shù)電路的輸出Y連接到同步六進制加法計數(shù)電路3個D觸發(fā)器的CLK端.?

? ? ? ? 在完成第一個六十進制計數(shù)器的設(shè)計后, 如法炮制上述思路, 再制造一個一模一樣的六十進制計數(shù)電路. 之后將剛才同步六進制加法計數(shù)電路的輸出Y連接到該六十進制計數(shù)器中的同步十進制加法計數(shù)電路4個D觸發(fā)器的CLK端, 再將該六十進制計數(shù)電路中同步十進制加法計數(shù)電路的輸出Y連接到該六十進制計數(shù)電路中同步六進制加法計數(shù)電路3個D觸發(fā)器的CLK端.?

? ? ? ? 完成上述工作后, 電子時鐘的分和秒已經(jīng)構(gòu)架完畢, 接下來解決小時的顯示即可. 看似"十二進制顯示"不是件難事, 可要轉(zhuǎn)換成我們認(rèn)可的數(shù)字邏輯思維是有一定難度的: 若簡單的用同步六進制加法計數(shù)電路和同步四進制加法計數(shù)電路級聯(lián)構(gòu)成十二進制計數(shù)電路, 這樣做思想沒錯, 結(jié)果也沒錯, 就是不能按照我們認(rèn)可的邏輯方式進行顯示. 應(yīng)該直接設(shè)計同步十二進制加法計數(shù)電路, 然后再設(shè)計一譯碼電路, 將12、1、2、3、4、5、6、7、8、9、10、11共十二個數(shù)字顯示出來.?

電路關(guān)聯(lián)方法:

0#同步十進制加法計數(shù)器的輸出Y——>0#同步六進制加法計數(shù)器3個觸發(fā)器的CLK,?

0#同步六進制加法計數(shù)器的輸出Y——>1#同步十進制加法計數(shù)器4個D觸發(fā)器的CLK,

1#同步十進制加法計數(shù)器的輸出Y——>1#同步六進制加法計數(shù)器3個D觸發(fā)器的CLK,

1#同步六進制加法計數(shù)器的輸出Y——>同步十二進制加法計數(shù)器4個D觸發(fā)器的CLK.

遺留問題:

? ? ? ? 在用multisim7仿真運行時, 發(fā)現(xiàn)在數(shù)碼管數(shù)字跳轉(zhuǎn)的時刻顯示不穩(wěn), 這可能是由于"競爭與冒險"導(dǎo)致的. 日后我會補充這一部分的知識, 對該模型繼續(xù)改進.

(電路源文件在"我的資源"中, 歡迎大家下載訪問)

?

?

總結(jié)

以上是生活随笔為你收集整理的模拟电子时钟设计的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。