日韩性视频-久久久蜜桃-www中文字幕-在线中文字幕av-亚洲欧美一区二区三区四区-撸久久-香蕉视频一区-久久无码精品丰满人妻-国产高潮av-激情福利社-日韩av网址大全-国产精品久久999-日本五十路在线-性欧美在线-久久99精品波多结衣一区-男女午夜免费视频-黑人极品ⅴideos精品欧美棵-人人妻人人澡人人爽精品欧美一区-日韩一区在线看-欧美a级在线免费观看

歡迎訪問 生活随笔!

生活随笔

當前位置: 首頁 > 编程资源 > 编程问答 >内容正文

编程问答

计算机组成原理实验八报告,计算机组成原理实验报告-八位补码加减法器的设计与实现.docx...

發布時間:2023/12/15 编程问答 30 豆豆
生活随笔 收集整理的這篇文章主要介紹了 计算机组成原理实验八报告,计算机组成原理实验报告-八位补码加减法器的设计与实现.docx... 小編覺得挺不錯的,現在分享給大家,幫大家做個參考.

計算機科學與技術學院

計算機組成原理

實驗報告書

實?驗?名?稱

班級

學號

姓名

指?導?教?師

日期

成績

八位補碼加/減法器的設計與實現

實驗?1?八位補碼加/減法器的設計與實現

一、實驗目的

1.掌握算術邏輯運算單元(ALU)的工作原理。

2.熟悉簡單運算器的數據傳送通路。

3.掌握?8?位補碼加/減法運算器的設計方法。

4.掌握運算器電路的仿真測試方法

二、實驗任務

1.設計一個?8?位補碼加/減法運算器

(1)參考圖?1,在?QUARTUS?II?里輸入原理圖,設計一個?8?位補碼加/減法

運算器。

(2)創建波形文件,對該?8?位補碼加/減法運算器進行功能仿真測試。

(3)測試通過后,封裝成一個芯片。

2.設計?8?位運算器通路電路

參考下圖,利用實驗任務?1?設計的?8?位補碼加/減法運算器芯片建立運

算器通路。

3.利用仿真波形,測試數據通路的正確性。

設定各控制信號的狀態,完成下列操作,要求記錄各控制信號的值及時

序關系。

(1)在輸入數據?IN7~IN0?上輸入數據后,開啟輸入緩沖三態門,檢查總線

BUS7~BUS0?上的值與?IN0~IN7?端輸入的數據是否一致。

(2)給?DR1?存入?55H,檢查數據是否存入,請說明檢查方法。

(3)給?DR2?存入?AAH,檢查數據是否存入,請說明檢查方法。

(4)完成加法運算,求?55H+AAH,檢查運算結果是否正確,請說明檢查方法。

(5)完成減法運算,分別求?55H-AAH?和?AAH-55H,檢查運算結果是否正確,請

說明檢查方法。

(6)求?12H+34H-56H,將結果存入寄存器?R0,檢查運算結果是否正確,同

時檢查數據是否存入,請說明檢查方法。

三、實驗要求

(1)?做好實驗預習,掌握運算器的數據傳送通路和?ALU?的功能特性。

(2)?實驗完畢,寫出實驗報告,內容如下:

①實驗目的。

②實驗電路圖。

③按實驗任務?3?的要求,填寫下表,以記錄各控制信號的值及時序關系。

表中的序號表示各控制信號之間的時序關系。要求一個控制任務填一張表,并

可用文字對有關內容進行說明。

nsw

-bu

s

nR0-

BUS

LD

R0

LD

R1

LD

R2?????m

nal

u-b

us

IN7~

IN0

BUS7~B

US0

④仿真波形及仿真結果的分析方法、分析過程和分析結果。

⑤實驗體會與小結。

四、實驗預習內容

1.實驗電路設計原理及思路說明

本實驗利用基本邏輯門電路設計一位全加器(FA),如表?1:

表?1-一位全加器(FA)電路的輸入輸出信號說明

輸入信號

信號名稱

Ai

Bi

說明

加數

加數

Ci

輸出信號Si

Cj

低位輸入的進位

運算產生的進位

然后以此基礎上實現八位補碼加/減法器的設計,考慮到實現所需既可以實現加

法又可以實現減法,所以使用了一個?M?輸入來進行方式控制加減。

2.?實驗電路原理圖

實驗參考電路如下圖所示,下圖(a)是?1?位全加器的電路原理圖,圖(b)是

由?1?位全加器采用行波進位方法設計的多位補碼加/減法運算器。

圖?1-多位補碼加/減法運算器原理圖

圖?2-8?位運算器通路原理圖

3.?實驗電路功能說明

表?2-一位全加器(FA)功能表

輸入

輸出

Ci

0

0

0

0

1

1

Bi

0

0

1

1

0

0

Ai

0

1

0

1

0

1

Si

0

1

1

0

1

0

Cj

0

0

0

1

0

1

1

1

1

1

0

1

0

1

1

1

M

0

0

1

1

表?3-M?與?Bi?異或關系原理圖

Bi

0

1

0

1

M?異或?Bi

0

1

1

0

當?M?為?0?時,Bi?與?M?值無關,當?M?為?1?時,Bi?取反。也就是當?M?為?0?時,執行加法運算,反之

進行減法運算。

FA?實現?Ai?與(Bi?異或?M)的加法運算,再加上?Ci?輸出?Si

輸入

輸出

輸入

表?4-圖?4?功能端口解析

接口

A[7..0]

B[7..0]

M

S[7..0]

OVER

表?5-圖?3?功能端口解析

接口

IN[7..0]

nsw-bus

nalu-bus

nR0-BUS

解析

8?位信號輸入(加/被減數)

8?位信號輸入(加/減數)

控制信號(0?加,1?減)

輸出?8?位計算結果

溢出信號(0?不溢出,1?溢

出)

解析

8?位信號輸入

控制輸入信號(0?有效,1

無效)

控制輸入信號(0?有效,1

無效)

控制輸入信號(0?有效,1

無效)

LDR0

LDR1

LDR2

m

輸出BUS[7..0]

時鐘信號,上升沿有效

時鐘信號,上升沿有效

時鐘信號,上升沿有效

溢出信號(0?不溢出,1?溢

出)

8?位信號輸出

總結

以上是生活随笔為你收集整理的计算机组成原理实验八报告,计算机组成原理实验报告-八位补码加减法器的设计与实现.docx...的全部內容,希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯,歡迎將生活随笔推薦給好友。