時(shí)鐘分頻（偶數(shù)）

題目描述
請(qǐng)使用D觸發(fā)器設(shè)計(jì)一個(gè)同時(shí)輸出2/4/8分頻的50%占空比的時(shí)鐘分頻器
注意rst為低電平復(fù)位。

信號(hào)示意圖：

`timescale 1ns/1nsmodule even_div(input wire rst ,input wire clk_in,output wire clk_out2,output wire clk_out4,output wire clk_out8); //*************code***********//reg[2:0] cnt;always@(posedge clk_in or negedge rst)beginif(!rst)cnt <= 3'b0;else if(cnt == 3'd7)cnt <= 3'b0;elsecnt <= cnt + 1'b1;endreg clk_out2_reg;reg clk_out4_reg;reg clk_out8_reg;always@(posedge clk_in or negedge rst)beginif(!rst)clk_out2_reg <= 1'b0;else if(cnt == 3'd0 || cnt == 3'd2 || cnt == 3'd4 || cnt == 3'd6)clk_out2_reg <= 1'b1;else clk_out2_reg <= 1'b0; endalways@(posedge clk_in or negedge rst)beginif(!rst)clk_out4_reg <= 1'b0;else if(cnt == 3'd0 || cnt == 3'd1 || cnt == 3'd4 || cnt == 3'd5)clk_out4_reg <= 1'b1;else clk_out4_reg <= 1'b0; endalways@(posedge clk_in or negedge rst)beginif(!rst)clk_out8_reg <= 1'b0;else if(cnt == 3'd0 || cnt == 3'd1 || cnt == 3'd2 || cnt == 3'd3)clk_out8_reg <= 1'b1;else clk_out8_reg <= 1'b0; endassign clk_out2 = clk_out2_reg;assign clk_out4 = clk_out4_reg;assign clk_out8 = clk_out8_reg;//*************code***********// endmodule

方法二

`timescale 1ns/1ns module even_div(input wire rst ,input wire clk_in,output wire clk_out2,output wire clk_out4,output wire clk_out8);reg [2:0]cnt;always@(posedge clk_in or negedge rst)if(!rst)cnt <= 3'b011;elsecnt <= cnt+1;assign clk_out2 = ~cnt[0];assign clk_out4 = ~cnt[1];assign clk_out8 = cnt[2]; endmodule

總結(jié)

以上是生活随笔為你收集整理的时钟分频（偶数）的全部?jī)?nèi)容，希望文章能夠幫你解決所遇到的問(wèn)題。

如果覺(jué)得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。