設置成員操作符–inside

SystemVerilog增加了一個檢測是否集合中–員的操作符，這個操作符的關鍵字是inside。

logic [2:0] a; if(a inside{3'b001,3'b010,3'b100}) //等價if((a==3'b001)||(a==3'b010)||(a==3'b100)) ...

使用inside操作符可以方便的比較一個數值和多個可能值之間的關系。
用inside操作符，需要和第一個值進行比較的數值集合可以是其他信號。

if(data inside{bus1,bus2,bus3,bus4})

數值集合也可以是一個數組。

int d_array[0:1023]; if(13 inside d_array) ...

inside操作符可以使用Z或X（X還可以用?表示）來表示無關條件。

logic [2:0] a; if(a inside{3'b1?1}) ... //如果a含有3'b101、3'b111、3'b1x1、3'b1z1值結果都為真。

inside操作符合casex語句看上去很類似，但是兩者有兩個重要的區別。首先，inside操作符可以和if判斷和case語句一塊使用。其次，casex語句將操作符兩邊的Z和X都當作無關位，而inside只把inside關鍵字之后（表達式右邊）一系列表達式中的Z和X值當作無關位，而在關鍵字inside前的第一個操作數中的位不視為無關位。

總結

以上是生活随笔為你收集整理的设置成员操作符--inside的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。