上升沿的檢測

第一種方法

input vsync; reg vsync_r1; reg vsync_r2; wire vsync_rise; wire vsync_r2_n; always@(posedge clk) beginvsync_r1 <= vsync;vsync_r2 <= vsync_r1; end assign vsync_r2_n = ~vsync_r2; assign vsync_rise = vsync_r1 & vsync_r2_n ;

第二種方法

reg [1:0] r_spi_clk_edge = 2'b00; always@(posedge i_clk) beginr_spi_clk_edge <= {r_spi_clk_edge[0],i_spi_clk}; end

歡迎關(guān)注我，關(guān)于FPGA的問題歡迎留言討論！

總結(jié)

以上是生活随笔為你收集整理的上升沿的检测的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。