Cadence原理图层次化设计
背景:
工作幾年,硬件原理圖一直都是平坦式設(shè)計(jì),幾經(jīng)輾轉(zhuǎn),入職一家新的公司,新公司設(shè)計(jì)工具是AD,并且硬件原理圖都是層次化設(shè)計(jì),在此背景下,本人Cadence原理圖就由平坦式轉(zhuǎn)入層次化設(shè)計(jì)。
概述:
層次式電路設(shè)計(jì)(Hierarchical Design):通常是在設(shè)計(jì)比較復(fù)雜的電路和系統(tǒng)時(shí)采用的一種自上而下的電路設(shè)計(jì)方法,即首先在一張圖紙上設(shè)計(jì)電路總體框圖,然后再在另外層次圖紙上設(shè)計(jì)每個(gè)框圖代表的子電路結(jié)構(gòu),下一層次中還可以包括框圖,按層次關(guān)系將子電路框圖逐級(jí)細(xì)分,直到最低層次上為具體電路圖,不再包括子電路框圖。
層次式電路設(shè)計(jì)的優(yōu)點(diǎn):
1)分工,將一個(gè)復(fù)雜的電路設(shè)計(jì)分為幾個(gè)部分,分配給幾個(gè)工程技術(shù)人員同時(shí)進(jìn)行設(shè)計(jì)。
2)模塊化,讓具有不同特長的設(shè)計(jì)人員負(fù)責(zé)不同部分的設(shè)計(jì)。
3)設(shè)備限制,打印輸出設(shè)備不支持幅面過大的電路圖頁面。
4)自上而下的設(shè)計(jì)策略,目前該策略已成為電路和系統(tǒng)設(shè)計(jì)的主流。
原理圖層次化設(shè)計(jì)步驟:
1)新建原理圖Project,執(zhí)行File---New---Project
2)在原理圖頁中,設(shè)計(jì)電路總體框圖,執(zhí)行菜單命令Place--> Hierarchical Block
3)添加層次圖端口,,執(zhí)行菜單命令Place-->Hierarchical PIN
4)創(chuàng)建各層次圖對(duì)應(yīng)的電路圖頁文件夾,選中層次塊,雙擊,系統(tǒng)自動(dòng)創(chuàng)建新的電路圖頁
5)在各層次圖電路圖頁中設(shè)計(jì)具體電路
6)原理圖有改動(dòng)時(shí),選中框圖中層次模塊,點(diǎn)擊鼠標(biāo)右鍵,菜單中Synchronize Up 向上更新,? ? ? ? ? Synchronize Down向下更新
走過的路,踩過的坑:
Cadence原理圖層次化設(shè)計(jì)中,走過的一些路,踩過一些坑,在此記錄一下。
1 AD格式原理圖轉(zhuǎn)換為Cadence格式時(shí),頂層圖紙是轉(zhuǎn)換不了的(應(yīng)該是AD與Cadence格式不兼? ? ?容導(dǎo)致),另外,AD格式各子圖的轉(zhuǎn)換也不能一下子就轉(zhuǎn)換成功,必須將各子圖一個(gè)個(gè)建立工程,然后單張裝換為Cadence格式圖紙。
2 各子圖間的連接,尤其是做一些復(fù)雜工程時(shí),需要連接的線的種類復(fù)雜包括單端、差分及其他總線類時(shí),最好創(chuàng)建NetGroup進(jìn)行連接,不然子圖接口Hiearchical Pin會(huì)創(chuàng)建的比較多。
總結(jié)
以上是生活随笔為你收集整理的Cadence原理图层次化设计的全部內(nèi)容,希望文章能夠幫你解決所遇到的問題。
- 上一篇: 又一年没有中国队的世界杯,你还会熬夜打c
- 下一篇: confluence的一些环境变量说明