1. 阻抗匹配

1. 波長 * 頻率 = 光速（3*10^8）

2.?PCB走線什么時(shí)候需要做阻抗匹配？

?不主要看頻率，而關(guān)鍵是看信號的邊沿陡峭程度，即信號的上升/下降時(shí)間，一般認(rèn)為如果信號的上升/下降時(shí)間（按10%～90%計(jì)）小于6倍導(dǎo)線延時(shí)，就是高速信號，必須注意阻抗匹配的問題。導(dǎo)線延時(shí)一般取值為150ps/inch。

?

2. 傳輸線阻抗的由來以及意義

傳輸線阻抗是從電報(bào)方程推導(dǎo)出來(具體可以查詢微波理論)
如下圖,其為平行雙導(dǎo)線的分布參數(shù)等效電路:
?
從此圖可以推導(dǎo)出電報(bào)方程
?
取傳輸線上的電壓電流的正弦形式
?
得
?
推出通解
?
?
定義出特性阻抗
?
無耗線下r=0, g=0 得
?
注意,此特性阻抗和波阻抗的概念上的差異(具體查看平面波的波阻抗定義)?
特性阻抗與波阻抗之間關(guān)系可從?此關(guān)系式推出.
Ok,理解特性阻抗理論上是怎么回事情,看看實(shí)際上的意義,當(dāng)電壓電流在傳輸線傳播的時(shí)候,如果特性阻抗不一致所求出的電報(bào)方程的解不一致,就造成所謂的反射現(xiàn)象等等.在信號完整性領(lǐng)域里,比如反射,串?dāng)_,電源平面切割等問題都可以歸類為阻抗不連續(xù)問題,因此匹配的重要性在此展現(xiàn)出來.

3.?疊層(stackup)的定義

我們來看如下一種stackup,主板常用的8 層板(4 層power/ground 以及4 層走線層,sggssggs,分別定義為L1, L2…L8)因此要計(jì)算的阻抗為L1,L4,L5,L8
?
下面熟悉下在疊層里面的一些基本概念,和廠家打交道經(jīng)常會(huì)使用的
Oz 的概念
Oz 本來是重量的單位Oz(盎司 )=28.3 g(克)
在疊層里面是這么定義的,在一平方英尺的面積上鋪一盎司的銅的厚度為1Oz,對應(yīng)的單位如下
?
?介電常數(shù)(DK)的概念
電容器極板間有電介質(zhì)存在時(shí)的電容量Cx 與同樣形狀和尺寸的真空電容量Co之比為介電常數(shù)：
ε = Cx/Co = ε'-ε"

?Prepreg/Core 的概念
pp 是種介質(zhì)材料,由玻璃纖維和環(huán)氧樹脂組成,core 其實(shí)也是pp 類型介質(zhì),只不過他兩面都覆有銅箔,而pp 沒有.

?

4. 傳輸線特性阻抗的計(jì)算

首先,我們來看下傳輸線的基本類型,在計(jì)算阻抗的時(shí)候通常有如下類型: 微帶線和帶狀線,對于他們的區(qū)分,最簡單的理解是,微帶線只有1 個(gè)參考地,而帶狀線有2個(gè)參考地,如下圖所示
?
對照上面常用的8 層主板,只有top 和bottom 走線層才是微帶線類型,其他的走線層都是帶狀線類型
在計(jì)算傳輸線特性阻抗的時(shí)候, 主板阻抗要求基本上是:單線阻抗要求55 或者60Ohm,差分線阻抗要求是70~110Ohm,厚度要求一般是1~2mm,根據(jù)板厚要求來分層得到各厚度高度.
在此假設(shè)板厚為1.6mm,也就是63mil 左右, 單端阻抗要求60Ohm,差分阻抗要求100Ohm,我們假設(shè)以如下的疊層來走線
?
先來計(jì)算微帶線的特性阻抗,由于top 層和bottom 層對稱,只需要計(jì)算top 層阻抗就好的,采用polar si6000,對應(yīng)的計(jì)算圖形如下:
?
在計(jì)算的時(shí)候注意的是:
1,你所需要的是通過走線阻抗要求來計(jì)算出線寬W(目標(biāo))
2,各廠家的制程能力不一致,因此計(jì)算方法不一樣,需要和廠家進(jìn)行確認(rèn)
3,表層采用coated microstrip 計(jì)算的原因是,廠家會(huì)有覆綠漆,因而沒用surface microstrip 計(jì)算,但是也有廠家采用surface microstrip 來計(jì)算的,它是經(jīng)過校準(zhǔn)的
4,w1 和w2 不一樣的原因在于pcb 板制造過程中是從上到下而腐蝕,因此腐蝕出來有梯形的感覺(當(dāng)然不完全是)
5,在此沒計(jì)算出精確的60Ohm 阻抗,原因是實(shí)際制程的時(shí)候廠家會(huì)稍微改變參數(shù),沒必要那么精確,在1,2ohm 范圍之內(nèi)我是覺得沒問題
6,h/t 參數(shù)對應(yīng)你可以參照疊層來看
再計(jì)算出L5 的特性阻抗如下圖
?
記得當(dāng)初有各版本對于stripline 還有symmetrical stripline 的計(jì)算圖,實(shí)際上的差異從字面來理解就是symmetrical stripline 其實(shí)是offset stripline 的特例H1=H2
在計(jì)算差分阻抗的時(shí)候和上面計(jì)算類似,除所需要的通過走線阻抗要求來計(jì)算出線寬的目標(biāo)除線寬還有線距,在此不列出
選用的圖是
?
?
在計(jì)算差分阻抗注意的是:
1,在滿足DDR2 clock 85Ohm~1394 110Ohm 差分阻抗的同時(shí)又滿足其單端阻抗,因此我通常選擇的是先滿足差分阻抗(很多是電流模式取電壓的)再考慮單端阻抗(通常板廠是不考慮的,實(shí)際做很多板子,問題確實(shí)不算大,看樣子差分線還是走線同層同via 同間距要求一定要符合)

?

https://www.cnblogs.com/huanzxj/p/6043990.html

?

轉(zhuǎn)載于:https://www.cnblogs.com/qiyuexin/p/10826186.html

總結(jié)

以上是生活随笔為你收集整理的阻抗匹配 及 SI9000 使用的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯(cuò)，歡迎將生活随笔推薦給好友。