實驗室項目需要，需要將在服務器段跑出的網絡參數配置到FPGA上，一種方法是直接利用verilog或者vhdl直接去寫一個網絡的前向傳播模型，另一種就是用 C/C++ 來描述網絡的前向傳播模型，然后利用Vivado的HLS將其轉化為硬件描述語言——verilog或者vhdl。第一種方法資源利用率高，但需要考慮時序和并行性(硬件語言設計的兩個重要因素)，這一點比較困難；第二種方法相對高效且容易一點；作為一個新手，本著先將流程跑通的想法，我選擇了第二種方法作為首次嘗試的方法，通過高亞軍老師的視頻課來學習的，附上鏈接：https://www.bilibili.com/video/av41246874?www.bilibili.com

先來談談CPU、GPU、DSP、FPGA之間的區別：https://blog.csdn.net/Qiuoooooo/article/details/81779583?blog.csdn.net

對于一個軟件工程師，應該掌握的程度：

1. FPGA內部每個單元的功能；

2. 具體的算法操作和每個單元之間的對應關系；

3. 算法模型中資源的利用率；

4. 算法模型的優化方法；

總結起來就一句話“怎樣能使得我們用C/C++轉化成的HDL代碼可以高效運行？”，這也是我們優化的目標，下面給出我做的筆記：

Vivado HLS(High-level Synthesis)筆記一：HLS基本流程https://blog.csdn.net/h__ang/article/details/90052612?blog.csdn.net

Vivado HLS(High-level Synthesis)筆記二：數據類型及其初始化、復合數據類型、HLS中的C++基本運算https://blog.csdn.net/h__ang/article/details/90070607?blog.csdn.net

Vivado HLS(High-level Synthesis)筆記三：Test benchhttps://blog.csdn.net/h__ang/article/details/90082946?blog.csdn.net

Vivado HLS(High-level Synthesis)筆記四：接口綜合https://blog.csdn.net/h__ang/article/details/90084477?blog.csdn.net

Vivado HLS(High-level Synthesis)筆記五：for循環優化https://blog.csdn.net/h__ang/article/details/90116641?blog.csdn.net

Vivado HLS(High-level Synthesis)筆記六：數組優化https://blog.csdn.net/h__ang/article/details/90139532?blog.csdn.net

Vivado HLS(High-level Synthesis)筆記七：函數層面的優化https://blog.csdn.net/h__ang/article/details/90141926?blog.csdn.net

Vivado HLS(High-level Synthesis)筆記八：優化方法綜述https://blog.csdn.net/h__ang/article/details/90142515?blog.csdn.net

總結

以上是生活随笔為你收集整理的vivadohlsdsp_Vivado HLS学习笔记的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。