第25卷第4期蘇　州　大　學　學　報(工　科　版)Vol.25No.4 2005年8月JOURNA L OF SOOCH OW UNIVERSIT Y(ENGINEERING SCIENCE E DITION)Aug.2005文章編號:1673-047X(2005)04-0031-02

用VHDL語言對FPGA和CPLD器件進行開發時應注意的事項Ξ

劉文杰

(蘇州大學機電工程學院,江蘇蘇州215021)

摘　要:根據FP G A和CPLD器件的結構特點,提出了利用V HDL硬件描述語言對FP G A和CPLD器件進行開發時應注意的事項和一些經驗技巧,供廣大電子設計師參考。

關鍵詞:FP G A;CPLD;V HDL;電子設計

中圖分類號:TN492 文獻標識碼:A

用V HDL語言設計電路是利用硬件描述的方法,將系統功能通過目標器件表現出來,而目標器件的資源占用率是設計成功與否的關鍵。雖然HDL設計語言與設計平臺與具體硬件無關,設計者能最大程度地將自己的才智和創造力集中在系統性能提高和成本降低上,但描述方法、設計規則和邏輯設計等均對電路的結構有一定的影響。不合理的V HDL設計往往占用過多的系統資源,有些甚至不能在目標器件中適配,因此,應該在設計時對有些事項加以注意。

1　毛刺問題的處理

在EDA環境中,毛刺是系統設計是否成功的關鍵。毛刺(競爭-冒險)現象是長期困繞電子工程師的問題之一。由于毛刺的存在,使得系統存在許多不穩定因素,經常會造成對脈沖上下沿敏感的電路產生誤動作。毛刺主要是由門電路延時及路徑延時造成的,采用傳統設計方法時,毛刺必須在硬件測試時才有機會發現。但在現代數字系統設計時,通過EDA軟件,完全可以找出毛刺產生的原因及產生的位置,并且非常精確和接近實際情況。

目前常使用三種方法來消除毛刺[1],它們分別為延時法、選通法和修改邏輯設計法。其中,修改邏輯設計能從根本上消除毛刺,但該方法要求使用者掌握電路的工作狀態及其轉換,有時需要多路輸出,使用起來有一定的復雜性。

2　FP GA及CPLD器件的選擇

現場可編程門陣列FP G A(Field Programmable G ate Array)和復雜可編程邏輯器件CPLD(Complex Pro2 grammable Logic Device)均是目前大量使用的可編程大規模集成電路?？删幊唐骷氖褂?大大縮短了電子產品的設計周期,減少了設計費用及風險,是電子產品領域的一場革命。

FP G A器件將邏輯功能塊排列為陣列,并由可編程的內部連線連接這些功能塊來實現相應的邏輯功能。FP G A器件的內部可以分成三個組成部分,分別是可構造的輸入/輸出模塊IOB(Input/Output Block)、可構造邏輯塊CLB(Configurable Logic Blocks)和可編程內部連線資源PIA(Programmable Interconnect Array)。

CPLD器件將多個可編程陣列器件(PAL)集成到一個芯片內,一般包含三個部分,分別為可編程邏輯功能塊(FB)、可編程I/O單元以及可編程內部連線,有些CPLD器件還集成RAM、雙口RAM和FIFO等。盡管FP G A和CPLD均為可編程器件,有很多共同的特點,但由于結構上的差異,在使用時,必須注意以下幾點:

(1)CPLD器件編程時采用E2PROM或FAST FLASH技術,使用時無需外部存儲芯片,系統斷電時,編程信息不丟失;而FP G A器件必須使用外部存儲器存儲編程的信息。由于采用SRAM存儲技術,FP G A編程信息在系統斷電時丟失,每次上電時,必須將編程信息重新寫入SRAM中,但其編程次數沒有限制,可以

Ξ收稿日期:2005-03-04

作者簡介:劉文杰(1966-),男,副教授,主要研究方向為機電一體化技術。

總結

以上是生活随笔為你收集整理的chipsel语言_用VHDL语言对FPGA和CPLD器件进行开发时应注意的事项的全部內容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網站內容還不錯，歡迎將生活随笔推薦給好友。