module?clock(clk,out,reset,cin,ocom,count,countmin,tgm,tdm,tgs,tds);

output[3:0]?ocom;

output[7:0]?out;

output?count,countmin;

input?cin,clk,reset;

input?tgm;

//

高位的分

input?tdm;

//

地位的分

input?tgs;

//

高位的秒

input?tds;

//

地位的秒

reg?[7:0]?out_s;

reg[7:0]?out_min;

reg[7:0]?out;

reg[3:0]?ocom;

reg[3:0]?in_out;

reg?clk_m,clk_n;

reg[1:0]?select;

reg?count;

reg?countmin;

integer?count_clk,count_cp;

always?@(posedge?clk)

if?(count_cp?==?50000)

//50MHZ

做

50000

次分頻，取反后得到

2ms

的時間

begin

count_cp?=?0;

clk_n?=?~clk_n;

end

else

count_cp?=?count_cp?+?1;

always?@(posedge?clk)

if?(count_clk?==?25000000)

//50MHZ

做

25000000

次分頻，取反后得到

1s

的時間

begin

count_clk?=?0;

clk_m?=?~clk_m;

end

else

count_clk?=?count_clk?+?1;

always?@(posedge?clk_n)

//2ms

的數(shù)碼管的掃描

select=select?+?1;

always?@(select)

//

數(shù)碼管的掃描

begin

case(select)

總結(jié)

以上是生活随笔為你收集整理的verilog时钟翻转怎么写_verilog实时可调时钟代码的全部內(nèi)容，希望文章能夠幫你解決所遇到的問題。

如果覺得生活随笔網(wǎng)站內(nèi)容還不錯，歡迎將生活随笔推薦給好友。